隨著集成電路技術(shù)的發(fā)展,F(xiàn)PGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級(jí)等優(yōu)點(diǎn),被廣泛地應(yīng)用于高速數(shù)字信號(hào)傳輸及數(shù)據(jù)處理,以DSP+FPGA+ARM的架構(gòu)組成滿(mǎn)足實(shí)時(shí)性要求的高速數(shù)字處
導(dǎo)讀:本文詳細(xì)地分析了Altera公司Cyclone V FPGA器件的硬核存儲(chǔ)控制器底層架構(gòu)和外部接口,并在此基礎(chǔ)上對(duì)Controller和PHY進(jìn)行了功能仿真。仿真結(jié)果表明硬核存儲(chǔ)控制器和P
Cadence設(shè)計(jì)系統(tǒng)公司推出了一款創(chuàng)新的、可擴(kuò)展的協(xié)同設(shè)計(jì)解決方案,用于印制電路板(PCB)系統(tǒng)的FPGA設(shè)計(jì)。Cadence OrCAD和 Allegro FPGA System Planner系統(tǒng)可縮減當(dāng)今復(fù)雜的FPGAs協(xié)同設(shè)計(jì)的時(shí)間——那些具有大量引
作者:李秋鳳,華清遠(yuǎn)見(jiàn)嵌入式培訓(xùn)中心FPGA講師 如何學(xué)好FPGA呢,很多人很困惑,多數(shù)停留在基礎(chǔ)位置徘徊,我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。 1.基礎(chǔ)問(wèn)題 FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言,想學(xué)好FPGA的人,建
作者:李秋鳳,華清遠(yuǎn)見(jiàn)嵌入式學(xué)院講師。 1、SOC(System On Chip) a):片上系統(tǒng),單片上集成系統(tǒng)級(jí)、多元化的大功能模塊,構(gòu)成一個(gè)能夠處理各種信息的集成系統(tǒng) b):集成了許多功能模塊的微處理器核的單芯片電路系統(tǒng)。
在上世紀(jì)最后的十年里,重復(fù)可編程邏輯器件大放異彩,在通信行也得到了廣泛的應(yīng)用,這一時(shí)期FPGA 競(jìng)爭(zhēng)基本上集中在容量,性能, IO 標(biāo)準(zhǔn)方面。而在便攜應(yīng)用方面因?yàn)镕PGA 的高昂的價(jià)格,驚人的功耗基本上很少應(yīng)用。 然
1.引言 目前,逆變器在很多領(lǐng)域有著越來(lái)越廣泛地應(yīng)用。對(duì)逆變器的研究具有十分重要的意義和廣闊的工程應(yīng)用前景。常見(jiàn)逆變技術(shù)的控制方法大致分為開(kāi)環(huán)控制的載波調(diào)制方法和閉環(huán)控制的跟蹤控制方法。跟蹤控制方法屬于
摘要:由于直流電機(jī)具有速度易控制,精度和效率高,能在寬范圍內(nèi)實(shí)現(xiàn)平滑調(diào)速等特點(diǎn)而在冶金、機(jī)械加工制造等行業(yè)中得到廣泛應(yīng)用。該設(shè)計(jì)采用FPGA作為直流電機(jī)的控制器件,負(fù)責(zé)信號(hào)處理,速度快、可靠性高。介紹直流
為了因應(yīng)市場(chǎng)對(duì)于較高性能、較小的系統(tǒng)尺寸及降低成本和電源的需求,系統(tǒng)設(shè)計(jì)者正將較高層級(jí)的混合信號(hào)功能整合在他們的系統(tǒng)單芯片(SoC)設(shè)計(jì)中。隨著這些SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了,基本的功能驗(yàn)證對(duì)于硅初
摘要:目前利用FPGA設(shè)計(jì)高性能的嵌入式處理器已經(jīng)成為SOC設(shè)計(jì)的重要部分,對(duì)一種基于FPGA芯片的嵌入式PLC處理器進(jìn)行了研究和設(shè)計(jì),并采用了基于VHDL語(yǔ)言的自頂向下的模塊化設(shè)計(jì)方法,頂層設(shè)計(jì)使用原理圖輸入。最后用
線(xiàn)性調(diào)頻信號(hào)可以獲得較大的壓縮比,有著良好的距離分辨率和徑向速度分辨率,所以線(xiàn)性調(diào)頻信號(hào)作為雷達(dá)系統(tǒng)中一種常用的脈沖壓縮信號(hào),已經(jīng)廣泛應(yīng)用于高分辨率雷達(dá)領(lǐng)域。直接數(shù)字頻率合成(Digital DirectFrequency S
摘要:本文介紹了基于 FPGA的高精度 PWM發(fā)生器的設(shè)計(jì)方法和流程。本課題采用了自行設(shè)計(jì)的高速時(shí)序比較器,并對(duì) RTL級(jí)電路進(jìn)行邏輯層優(yōu)化和布局指導(dǎo)優(yōu)化,最終實(shí)現(xiàn)了 200MHz的時(shí)序收斂。整體設(shè)計(jì)通過(guò)了布局布線(xiàn)后仿真
引 言 電動(dòng)機(jī)是各類(lèi)數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對(duì)電動(dòng)機(jī)的精確位置控制,轉(zhuǎn)子的位置必須能夠被精確的檢測(cè)出來(lái)。光電編碼器是目前最常用的檢測(cè)器件。光電編碼器分為增量式、絕對(duì)式和混合式。其中,增量式以其構(gòu)造
引 言 在現(xiàn)代的工業(yè)控制、車(chē)輛運(yùn)動(dòng)和醫(yī)療設(shè)備等系統(tǒng)中,懸掛運(yùn)動(dòng)系統(tǒng)的應(yīng)用越來(lái)越多,在這些系統(tǒng)中懸掛運(yùn)動(dòng)部件通常是具體的執(zhí)行機(jī)構(gòu),因而懸掛部件的運(yùn)動(dòng)精確性是整個(gè)系統(tǒng)工作效能的決定因素,而在實(shí)際中實(shí)現(xiàn)懸掛運(yùn)
在現(xiàn)代電子系統(tǒng)中,到處都可以看到數(shù)字信號(hào)處理( DSP )的應(yīng)用,從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)( FIR )濾波器。FIR濾波器越長(zhǎng)(有大量的抽頭),濾波器的響應(yīng)越好。然
IIC開(kāi)發(fā)于1982年,當(dāng)時(shí)是為了給電視機(jī)內(nèi)的CPU和外圍芯片提供更簡(jiǎn)易的互連方式。電視機(jī)是最早的嵌入式系統(tǒng)之一,而最初的嵌入系統(tǒng)是使用內(nèi)存映射(memory-mappedI/O)的方式來(lái)互連微控制器和外圍設(shè)備的。要實(shí)現(xiàn)內(nèi)存映射,設(shè)備必須并行連入微控制器的數(shù)據(jù)線(xiàn)和地址線(xiàn),這種方式在連接多個(gè)外設(shè)時(shí)需大量線(xiàn)路和額外地址解碼芯片,很不方便并且成本高。
1 引言 目前,由于頻譜分析儀價(jià)格昂貴,高等院校只是少數(shù)實(shí)驗(yàn)室配有頻譜儀。但電子信息類(lèi)教學(xué),如果沒(méi)有頻譜儀輔助觀察,學(xué)生只能從書(shū)本中抽象理解信號(hào)特征,嚴(yán)重影響教學(xué)實(shí)驗(yàn)效果。 針對(duì)這種現(xiàn)狀提出一種基于FPGA的
1 引言 數(shù)字通信時(shí),一般以一定數(shù)目的碼元組成一個(gè)個(gè)“字”或“句”,即組成一個(gè)個(gè)“幀”進(jìn)行傳輸,因此幀同步信號(hào)的頻率很容易由位同步信號(hào)經(jīng)分頻得出,但每個(gè)幀的開(kāi)頭和末尾時(shí)刻卻無(wú)法由分頻器的輸出決定。為此,幀
0 引言 FPGA(Field Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列是大規(guī)??删幊踢壿嬈骷?,可以取代現(xiàn)行所有的全部微機(jī)接口芯片,實(shí)現(xiàn)微機(jī)系統(tǒng)中的存儲(chǔ)、地址譯碼等多種功能。利用 FPGA可以把多個(gè)微機(jī)系統(tǒng)的功能電路
摘 要:基于FPGA 的運(yùn)動(dòng)控制卡采用脈沖加方向的閉環(huán)控制方式,具有結(jié)構(gòu)簡(jiǎn)單,集成度高、實(shí)時(shí)性好等優(yōu)點(diǎn)。從硬件的構(gòu)成、設(shè)計(jì)和算法實(shí)現(xiàn)等方面入手,闡述了運(yùn)動(dòng)控制卡的設(shè)計(jì)和開(kāi)發(fā)。用硬件描述語(yǔ)言VHDL (very high s