在本文中,我們研究了選擇嵌入式操作系統(tǒng)的各種方案,并且針對嵌入式和實時操作系統(tǒng),討論一些選擇標準,并強調(diào)由可編程邏輯解決方案引入的設(shè)計折衷。闡述了一個典型實例,這里我們以在萊迪思半導(dǎo)體公司的FPGA 上運行
1 引言 電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長、測量精度高等優(yōu)點,在圖像傳感和非接觸測量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時序驅(qū)動下才能達到器件工藝設(shè)計所要
在通信系統(tǒng)中分析計算系統(tǒng)抗噪聲性能時,經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì),采用自頂向下的設(shè)計思路,將AGWN信號分成若干模塊,最終使用Verilog硬件描述語言,完成了通信系統(tǒng)中
SPI(Serial Peripheral Interface,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上只占用4根線,不僅節(jié)約了芯片的引腳,同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性,現(xiàn)在越
引 言 網(wǎng)絡(luò)化運動控制是未來運動控制的發(fā)展趨勢,隨著高速加工技術(shù)的發(fā)展,對網(wǎng)絡(luò)節(jié)點間的時間同步精度提出了更高的要求。如造紙機械,運行速度為1 500~1 800m/min,同步運行的電機之間1μs的時間同步誤差將造成30
引 言 二乘二取二系統(tǒng)的兩套計算機系統(tǒng)各有兩個CPU,并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機熱備份,大幅提高了系統(tǒng)可靠性,在一些領(lǐng)域得到了廣泛應(yīng)用?;诙硕《蒎e結(jié)構(gòu)的計算機聯(lián)鎖系統(tǒng)在國外已有
任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化,使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來
隨著FPGA密度的增加,系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計,從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計基于這樣的設(shè)計需求——需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過把兩種芯片功能合
引 言 快速傅里葉變換(FFT)作為計算和分析工具,在眾多學(xué)科領(lǐng)域(如信號處理、圖像處理、生物信息學(xué)、計算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號處理領(lǐng)域,如雷達信號處理,F(xiàn)FT的處理速度往往是整個系統(tǒng)設(shè)
摘要:針對船舶防碰撞系統(tǒng)研制的需要,本文研究、設(shè)計一種基于船載導(dǎo)航雷達的新型防碰撞報警系統(tǒng),該系統(tǒng)充分利用現(xiàn)代最新發(fā)展的大規(guī)模集成電路技術(shù)和數(shù)字處理技術(shù),將FPGA和PC/104相結(jié)合。對雷達原始信號進行采樣、檢測
高速收發(fā)器(SERDES)的運用范圍十分廣泛, 包括通訊、計算機、工業(yè)和儲存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計已無法滿足現(xiàn)在的要求。將收發(fā)器整合在
隨著工藝技術(shù)向65nm以及更小尺寸的邁進,出現(xiàn)了兩類關(guān)鍵的開發(fā)問題:待機功耗和開發(fā)成本。這兩個問題在每一新的工藝節(jié)點上都非常突出,現(xiàn)在已經(jīng)成為設(shè)計團隊面臨的主要問題。在設(shè)計方法上從專用集成電路(ASIC)和專用
在直流電機控制系統(tǒng)中,被控制量一般都是電機的轉(zhuǎn)速,控制的目的是保持電機的轉(zhuǎn)速在所需要的定值上。但在實際生產(chǎn)過程中,電機帶動生產(chǎn)機械或者其他負載運動的表現(xiàn)不一定都是轉(zhuǎn)速,也可能是使生產(chǎn)機械或其機構(gòu)產(chǎn)生一
概述 隨著半導(dǎo)體技術(shù)的快速發(fā)展,近年來FPGA的器件容量和輸入輸出的管腳數(shù)量都極大的增加了,例如StratixIV器件,最大的一款EP4SE680擁有68.11萬個邏輯單元和1104個輸入輸出管腳。大量的輸出管腳在同一時刻翻轉(zhuǎn)會引起
可編程邏輯業(yè)對微處理器核的報道層出不窮,包括與ARM和MIPS的協(xié)議,這些討論已經(jīng)持續(xù)了數(shù)年。然而,討論的主題大體上沒什么改變,諸如采用硬核還是軟核?采用供應(yīng)商的特定標準還是行業(yè)標準?這些核如何用來全方位地支持
消費類手持設(shè)備市場正呈跳躍式發(fā)展。便攜式產(chǎn)品處理能力不斷增加,所支持的應(yīng)用越來越多;產(chǎn)品更新?lián)Q代速度加快,新產(chǎn)品必須滿足上市時間要求,以便獲得最大的市場機會;產(chǎn)品生命周期的縮短要求縮短開發(fā)周期,同時更
摘要:提出一個使用FPGA和ARM微控制器實現(xiàn)Profibus-DP主站(1類)通信平臺的解決方案;解析了Profibus-DP通信協(xié)議,重點是令牌輪轉(zhuǎn)協(xié)議;給出了該主站通信平臺的系統(tǒng)構(gòu)建。該通信平臺可以獨立實現(xiàn)Profibus-DP主站(1類)
摘要:設(shè)計基于FPGA的IP-BX電話應(yīng)用系統(tǒng),用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機之間的接口連接。USB2.0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式,為基于FPGA的嵌入式系統(tǒng)與PC機之間提供數(shù)據(jù)和命令通道,從
簡介 電視和影院已經(jīng)進入數(shù)字時代。視頻圖像曾以標準傳輸率(270Mb/s)傳輸,后來升級到高傳輸率(1.485Gb/s),現(xiàn)在已上升到3Gb/s。更高傳輸率實現(xiàn)了更高分辨率的娛樂圖像傳輸,但同時也使硬件工程師和物理布局設(shè)計師面
我是MCU的長期用戶和狂熱者,特別是對多功能低成本MCU上有著濃厚的興趣,這種MCU模塊能夠通過單芯片實現(xiàn)優(yōu)秀的通信能力。我做過很多有意思的小玩意,包括:MP3播放器、鬧鐘