FPGA
-
在選用FPGA進行設計時如何降低功耗
如今，各種規(guī)范和標準都對系統(tǒng)的整體功耗提出了越來越嚴格的要求，以至于系統(tǒng)設計師面臨越來越艱巨的挑戰(zhàn)。 傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯
-
FPGA設計層次分析
FPGA設計包括描述層次及描述領域兩方面內(nèi)容。通常設計描述分為6個抽象層次，從高到低依次為：系統(tǒng)層、算法層、寄存器傳輸層、邏輯層、電路層和版圖層。對每一層又分別有三種不同領域的描述：行為域描述、結構域描述和
-
FPGA的ARINC429總線接口卡設計
引言ARINC429總線廣泛應用于商務運輸航空領域，如空中客車A310/A320、A330/A340飛機，波音公司727、737、747、757和767飛機，麥道公司MD-11飛機等。它采用異步雙極性歸零碼進行數(shù)據(jù)的編碼，并通過雙絞線傳輸，具有很
-
基于FPGA的數(shù)據(jù)無阻塞交換設計
隨著FPGA和大規(guī)模集成電路的發(fā)展，數(shù)據(jù)交換的實現(xiàn)有了新的方法。在該設計中，F(xiàn)PGA完成串口數(shù)據(jù)信號(TXD、RXD)的交換，專用的時隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測功能
-
一款嵌入式數(shù)字存儲示波器設計方案
本文描述的數(shù)字存儲示波卡是一種基于DSP的雙通道數(shù)字存儲示波器。該示波器采用的是TI公司的TMS320F2812芯片，它具有高速的數(shù)字信號處理能力和濾波功能以及實時、大容量波形存儲、快速的信號處理等特性。并且本數(shù)字存儲示波器具有便攜、操作簡單、精確度高、采樣速率大等優(yōu)點。
-
SPB嵌入式音頻處理系統(tǒng)設計
FPGA嵌入式設計中，常通過軟件編程的方式來訪問或者控制某些外圍設備。電路設計軟件Altium Designer的軟件平臺構建器（SPB）是一個包含了用于創(chuàng)建復雜軟件系統(tǒng)所需的所有驅動和服務程序的軟件構架。SPB中的軟件IP模塊可以屏蔽底層細節(jié)，為FPGA嵌入式設計的快速開發(fā)提供便利，提高研發(fā)效率。
-
簡述嵌入式邏輯分析儀在FPGA測試中的應用
邏輯分析儀是利用時鐘從測試設備上采集和顯示數(shù)字信號的儀器，最主要作用在于時序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級，通常只顯示兩個電壓（邏輯1和0），因此設定了參考電壓后，邏輯分析儀將被測信號通過比較器進行判定，高于參考電壓者為High，低于參考電壓者為Low，在High與Low之間形成數(shù)字波形。
-
基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設計
1 引言 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標準化協(xié)會（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進行互聯(lián)。本設計方案以FPGA為核心器件，制作出了
-
基于MicroBlaze的嵌入式串口服務器的設計實現(xiàn)，提供軟硬件架構、原理
本作品將要實現(xiàn)一個串口服務器，它有2個串口，每個串口可以連接一個需要服務的對象，比如門禁，消防，火警，馬達，燈光，空氣等各樣需要監(jiān)測的終端。為了便于實現(xiàn)和演示，我們采用的監(jiān)測終端為燈光，微型電機，溫度和紅外開關。將這些數(shù)據(jù)通過終端微控制器（單片機等）采集后通過RS232傳送給串口服務器轉換為IP數(shù)據(jù)包，通過以太網(wǎng)發(fā)送到網(wǎng)絡上。
-
基于LVDS的高速圖像數(shù)據(jù)存儲器的設計與實現(xiàn)
本文所設計的數(shù)據(jù)存儲器能夠實現(xiàn)高速圖像數(shù)據(jù)的實時存儲及轉發(fā)，碼率可達40 Mbyte/s，具有高寫入帶寬和工作穩(wěn)定、可靠的特點。本設計已在相關項目中得到應用，工作性能良好，具有一定的參考價值。
-
FPGA底層編輯器概述
盡管ISE 10.x設計工具提供了功能強大的智能化綜合及實現(xiàn)等模塊，但在對邏輯進行高級設計的過程中仍然需要采用手動布局布線的方式才能達到?jīng)]計要求。FPGA Editor 工具為設計者提供豐富的FPGA底層編輯功能，主要體現(xiàn)在
-
使用FPGA底層編輯器一
在Place ＆ Route布局布線流程中雙擊【View／Edit Routed Design（FPGA Editor）】選項，出現(xiàn)圖1所示的界面。在布局布線流程中運行底層編輯器與映射（Map）流程中執(zhí)行的結果是有區(qū)別的，其中包含所有布線的詳細信息。
-
使用FPGA底層編輯器二
在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因為任何底層編輯器的操作都會修改這些文件，一旦修改有誤，將無法恢復原始設計，造成不必要的損失。 ■移動邏輯資源；在底層編輯器中可以將一個邏輯單元（塊）中的任
-
保證嵌入式系統(tǒng)程序完整性的技術設計方案
本項目目的在于，基于目前現(xiàn)有的嵌入式部件的安全功能（Spartan-3A的Device DNA和中興TCM芯片），提供一個保證嵌入式系統(tǒng)程序完整性的設計方案。于此同時，參照可信計算規(guī)范標準，為嵌入式系統(tǒng)打造一個可信根，為之后的可信鏈的建立及嵌入式可信平臺的構造提供必要的條件
-
嵌入式安全保密模塊的設計及在軟件版權保護中的應用
本項目設計方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過高密計算返回安全認證碼，通過安全認證碼與密匙校驗，為用戶解決高密數(shù)據(jù)存儲、身份認證等很多安全問題，這將為軟件版權的保護提供有效的途徑。
-
基于FPGA的數(shù)字量變換器測試系統(tǒng)設計
針對數(shù)字量變換器性能參數(shù)的測試工作，以FPGA為控制核心，開展數(shù)字量變換器測試系統(tǒng)的設計和研究，并給出系統(tǒng)各模塊的具體設計方法；系統(tǒng)通過USB實現(xiàn)與計算機的通信，能夠產(chǎn)生計算機字信號及相應移
-
基于FPGA內(nèi)部的FIFO設計
在FPGA設計中，內(nèi)部的FIFO設計是 個不可或缺的內(nèi)容，其設計的質師會直接影響FPGA的邏輯容量和時序。在Xilinx中的某些高端器件是內(nèi)置的FIFO控制器，在coregen中可以直接產(chǎn)生這的硬FIFO控制器， 強烈建議能夠使用硬的H
-
FPGA在高精度脈寬測量系統(tǒng)中的應用
測量領域以及儀表儀器領域中，對數(shù)字信號的測量主要便是對其信號脈沖寬度進行測量。目前使用最多的方式便是脈沖計數(shù)的方式，即通過高頻時鐘脈沖在待測信號的低電平處或者高電平處進行計數(shù)，然后依照
-
FPGA器件配置模式
只有成功配置可編程邏輯器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3種模式，分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，
-
FPGA中增加SPI和BPI配置模式
在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好處是成本低、設計者選擇余地大及配置方便等優(yōu)點。例如，Spartan-3E器件支持多種Vendor(生產(chǎn)商)提供的SPI和BPIFlash產(chǎn)品。對于SPI Flash器件可以通過Xilinx的Cable-
