FPGA
-
一種基于FPGA 的新型誤碼測試儀的設計與實現(xiàn)
摘 要：本文設計實現(xiàn)了一種用于測量基帶傳輸信道的誤碼儀，闡述了主要模塊的工作原理，提出了一種新的積分鑒相同步時鐘提取的實現(xiàn)方法，此方法能夠提高同步時鐘的準確度，從而提高誤碼測量精度。 關鍵詞：誤碼測試儀
-
基于FPGA系統(tǒng)易測試性的研究
引 言現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術在電子系統(tǒng)中應用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設計調(diào)試和
-
基于FPGA和DSP技術的某型飛機總線系統(tǒng)通訊軟件設計方案
在分析某型飛機MILSTD1553B數(shù)據(jù)總線系統(tǒng)構成的基礎上，結合其通信協(xié)議與其消息傳輸格式，建立了某型飛機總線系統(tǒng)通訊層次結構，并運用FPGA和DSP技術設計了此型飛機總線系統(tǒng)通訊軟件。
-
FPGA的八位RISC CPU的設計
1 引 言隨著數(shù)字通信和工業(yè)控制領域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來越強，功耗越來越低，生產(chǎn)周期越來越短，這些都對芯片設計提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設計方法已經(jīng)不能適應復雜的應用需求了。S
-
基于FPGA片上PowerPC和VxWorks的TCP/IP通信
摘??? 要：本文以Xilinx公司Virtex-II Pro器件為開發(fā)平臺，介紹了其內(nèi)嵌PowerPC405處理器設計的原理和軟硬件協(xié)同設計方法。結合典型的TCP/IP通信實驗，文中詳細描述了系統(tǒng)設計方法以及VxWorks系統(tǒng)下BSP的開發(fā)和移植過
-
嵌入式系統(tǒng)中從串配置FPGA的實現(xiàn)
本文主要論述在ARM嵌入式系統(tǒng)中如何實現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時序，省去專用的配置PROM。文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4
-
利用FPGA設計家用電器
引言 電能源的有效使用不但降低了家電的成本，而且保護了環(huán)境。大部分家電，例如冰箱、洗衣機、甩干機、洗碗機以及空調(diào)等，都是由電機系統(tǒng)驅動的。這類系統(tǒng)包括電源、電機、電機控制電路以及機械系統(tǒng)。有很多方法可
-
基于FPGA的核物理實驗定標器的設計與實
摘要：介紹使用現(xiàn)代EDA手段設計核物理實驗常用儀器——定標器的原理和實現(xiàn)方法。新的定標器利用FPGA技術對系統(tǒng)中大量電路進行集成，結合AT89C51單片機進行控制和處理，并增加數(shù)據(jù)存儲功能和RS232接口，實現(xiàn)與PC機通信
-
STM32 spi與FPGA的通信
最近在研究SPI總線，至于協(xié)議和硬件描述就不多說了四線包括時鐘、片選、接收、發(fā)送初始化SP SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex; //全雙工 SPI_InitStructure.SPI_Mod
-
基于FPGA PCI的并行計算平臺實現(xiàn)
當前對于各種加密算法．除了有針對性的破解算法，最基本的思想就是窮舉密鑰進行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多，遍歷的時間超過實際可接受的范圍。如果計算速度提高到足夠快。這種遍
-
在FPGA中置入可配置的32位處理器增加設計靈活度
嵌入式系統(tǒng)與桌面PC結構非常不同，但其底層技術發(fā)展卻是一樣的，而且遵循著類似發(fā)展趨勢。當桌面PC轉向64位架構來滿足不斷增長的存儲器要求時，嵌入式系統(tǒng)也由于同樣的原因快速轉向32位處理器。桌面/服務器計算市場主
-
Actel推出可減小軍用FPGA占位面積的封裝
Actel為其現(xiàn)場可編程門陣列(FPGA)推出一種新型封裝形式，它可顯著減小電路板尺寸和重量，可用于空間受限的軍事和航空產(chǎn)品。這種84引腳CQFP(陶瓷方形扁平)封裝已用于Actel的RTSX32SU，而這款反熔絲抗輻射FPGA可在環(huán)境
-
基于FPGA的ARM并行總線研究與仿真
通過EP2C20Q240 器件和LPC2478 處理器，研究ARM 應用系統(tǒng)外部并行總線的工作原理和時序特性，以及在FPGA 中進行雙向總線設計的原則，設計并實現(xiàn)了FPGA 并行總線.借助Quartus II 仿真工具，對FPGA 并行總線進行了時序仿真，并用SignalTap II 邏輯分析儀進行在線測試，驗證設計的正確性.
-
一個含有JTAG Debug接口模塊的CPU
通常所說的JTAG大致分兩類，一類用于測試芯片的電氣特性，檢測芯片是否有問題;一類用于Debug;一般支持JTAG的CPU內(nèi)都包含了這兩個模塊。一個含有JTAG Debug接口模塊的CPU，只
-
基于FPGA和ARM的圖像采集傳輸系統(tǒng)
0 引言 圖像處理技術的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動化程度中的應用越來越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機、圖像采集卡和計算機，有的基于CCD攝像機、解碼器、FPGA和DSP，而有的基于
-
萊迪思發(fā)布針對FPGA優(yōu)化的32位MCU，提供開放源碼
萊迪思半導體公司(Lattice Semiconductor)推出針對FPGA優(yōu)化的32位微處理器(MCU)LatticeMico32。萊迪思正在推出該微處理器核的硬件描述語言(HDL)代碼、由LatticeMico32系統(tǒng)生成的多種外圍元件以及所選擇的工具。它們都
-
可編程邏輯器件改變數(shù)字系統(tǒng)設計方法
0 引 言可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來進行編程和進行配置，利用它可以解決不同的邏輯設計問題。PLD由基本邏輯門電路、觸發(fā)
-
一種基于FPGA的準單輸入調(diào)變序列生成器設計
1.引言 隨著集成電路復雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在
-
多時鐘域數(shù)據(jù)傳遞的FPGA實現(xiàn)
隨著EDA技術的發(fā)展，由于其在電子系統(tǒng)設計領域中的明顯優(yōu)勢，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應用，特別是在無線通信領域，F(xiàn)PGA以其極強的實時性，指令軟件編程的極大靈活性贏得了巨大的市場。本文采用FPGA來設計一款廣
-
FPGA器件選型研究
1 引 言 現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實驗風險小等優(yōu)點，在復雜數(shù)字系統(tǒng)中得到了越來越廣泛的應用。隨著FPGA技術的成熟和不斷飛速發(fā)展，數(shù)字電路的設計只需一片F(xiàn)PGA器件、一些存儲設備和
