能隙作為半導(dǎo)體材料的本征特性之一，源自于材料內(nèi)穩(wěn)定的周期性晶體勢場。當(dāng)晶體的晶格受到應(yīng)變而發(fā)生畸變時，原本穩(wěn)定的周期性晶體場會發(fā)生改變，材料的能隙也會發(fā)生相應(yīng)的變化?？梢酝ㄟ^對材料的物理參數(shù)和幾何參數(shù)進(jìn)行設(shè)計來改變其能帶結(jié)構(gòu)并調(diào)控材料的能隙大小，以優(yōu)化半導(dǎo)體的電學(xué)、光學(xué)等方面的性質(zhì)，從而獲得性能更加優(yōu)越的新器件材料。

隨著新材料的發(fā)現(xiàn)和制造技術(shù)的發(fā)展，半導(dǎo)體器件正在從剛性襯底轉(zhuǎn)向可拉伸性能更好的塑料甚至紙基襯底。這種柔性趨勢帶來了很多新型有源器件，例如從發(fā)光二極管到太陽能電池和晶體管等。

一直以來，對半導(dǎo)體材料施加應(yīng)力的方式主要通過外延來實(shí)現(xiàn)，即利用生長材料與基底的晶格不匹配所導(dǎo)致的位錯獲得本征內(nèi)應(yīng)力。這種方法簡單且易于實(shí)現(xiàn)，但是所得到的應(yīng)力不存在梯度分布因而應(yīng)力大小方向無法改變。在需要對半導(dǎo)體材料的導(dǎo)電性能進(jìn)行調(diào)節(jié)的情況下，這種方法受到限制。因此，需要一種能夠調(diào)節(jié)導(dǎo)電性能的柔性半導(dǎo)體結(jié)構(gòu)。

可穿戴技術(shù)，是智能電子設(shè)備(帶有微控制器的電子設(shè)備)，可穿戴在皮膚附近和/或皮膚表面上，在其中檢測，分析和傳輸信息與例如生命體征等身體信號和/或環(huán)境數(shù)據(jù)有關(guān)，并且在某些情況下可以使生物立即反饋給穿戴者?；顒痈櫰髦惖目纱┐髟O(shè)備是物聯(lián)網(wǎng)的一個示例，因為諸如電子、軟件、傳感器和連接之類的“事物” 是使對象能夠通過互聯(lián)網(wǎng)與對象交換數(shù)據(jù)(包括數(shù)據(jù)質(zhì)量)的效應(yīng)器。制造商、操作員和/或其他連接的設(shè)備，而無需人工干預(yù)?？纱┐骷夹g(shù)的應(yīng)用領(lǐng)域隨著領(lǐng)域本身的發(fā)展而增長。隨著智能手表和活動跟蹤器的普及，它在消費(fèi)電子產(chǎn)品中顯得尤為突出。除了商業(yè)用途，可穿戴技術(shù)還被整合到導(dǎo)航系統(tǒng)，高級紡織品和醫(yī)療保健中。

柔性半導(dǎo)體對于未來的可穿戴電子技術(shù)至關(guān)重要，但一直難以集成到復(fù)雜的架構(gòu)中?，F(xiàn)在，在最近發(fā)表在Advanced Electronic Materials上的一項研究中，來自日本的研究人員已經(jīng)開發(fā)出一種直接的方法來制造用于高級電路的高質(zhì)量軟半導(dǎo)體。

現(xiàn)代集成電路技術(shù)依賴于稱為互補(bǔ)金屬氧化物半導(dǎo)體(CMOS) 電路的基本元件。硅是大多數(shù)現(xiàn)代 CMOS 技術(shù)的半導(dǎo)體組件。然而，由于未來的 CMOS 電路必須(例如)塑造成身體的形狀或集成到衣服中，因此許多工作都集中在開發(fā)柔軟、靈活、基于聚合物的半導(dǎo)體上。

必須克服幾個技術(shù)挑戰(zhàn)才能將此類半導(dǎo)體，尤其是電子流動的 n 型半導(dǎo)體集成到 CMOS 電路中。例如，準(zhǔn)備高質(zhì)量的逐層結(jié)構(gòu)——對 CMOS 器件功能很重要——往往相當(dāng)緩慢且具有挑戰(zhàn)性。解決這些挑戰(zhàn)是奈良科學(xué)技術(shù)研究所 (NAIST) 的研究人員試圖解決的問題。

“理想情況下，人們能夠?qū)⒕酆衔锉∧こ练e到液體基材上，以便于轉(zhuǎn)移到任何其他基材上，”主要作者 Manish Pandey 解釋說?！芭c傳統(tǒng)的溶液處理相比，我們的策略可以更好地控制由此產(chǎn)生的半導(dǎo)體薄膜形態(tài)，這對電性能至關(guān)重要?！?

這項工作是基于單向浮膜轉(zhuǎn)移。通過使用不溶解聚合物的液體基材，可以以形成一維漂浮聚合物膜的方式將溶劑溶解的聚合物滴加到基材上。在溶劑蒸發(fā)后，聚合物分子垂直于薄膜的長度方向取向。這種分子形態(tài)優(yōu)化了聚合物薄膜的電性能。一旦薄膜凝固，就可以輕松地將其轉(zhuǎn)移到另一個基板上——例如，用于逐層沉積。

“我們準(zhǔn)備了一個幾乎沒有閾值電壓的 n 溝道晶體管，這對于保持電源效率很重要，”資深作者 Masakazu Nakamura 說?！巴ㄟ^使用我們的方法，準(zhǔn)備 n 溝道和 p 溝道晶體管并將其集成到一個基于柔性半導(dǎo)體的設(shè)備中應(yīng)該很簡單?！?

這項工作成功地以一種廉價且易于復(fù)制的方式制備了基于聚合物的一維半導(dǎo)體薄膜。NAIST 研究人員的聚合物薄膜組裝方法將有助于推進(jìn)柔性電子產(chǎn)品的前景，并有助于在即將推出的可穿戴 CMOS 技術(shù)中尋找硅的替代品。