FPGA
-
基于FPGA的數(shù)字密碼鎖
0 前言 自古以來(lái)人們對(duì)物品安全就十分重視，數(shù)字化的今天，電子鎖正在逐步取代以往的機(jī)械鎖被廣泛運(yùn)用在門(mén)禁、銀行和保險(xiǎn)柜。然而，這些基于單片機(jī)的密碼鎖可靠性較差，而且功能拓展有限。隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展，人們
-
FPGA在微型投影儀中的應(yīng)用與設(shè)計(jì)
圖1:微型投影儀使用示例。 目前，由于微型投影儀的價(jià)格昂貴，因此難以在各行業(yè)中普遍使用，但隨著價(jià)格的下降，使用微型投影儀的消費(fèi)類應(yīng)用將會(huì)大量涌現(xiàn)，并且它將成為便捷、中等分辨率圖像顯示所普遍使用的顯示
-
萊迪思推出基于FPGA的三款全新參考設(shè)計(jì)
萊迪思半導(dǎo)體公司日前宣布推出三款全新的參考設(shè)計(jì)，使電子設(shè)備OEM廠商能夠更容易地通過(guò)低成本、行業(yè)標(biāo)準(zhǔn)的MIPI（移動(dòng)行業(yè)處理器接口）攝像頭、應(yīng)用處理器和顯示技術(shù)，為最終用戶提供更豐富的多媒體體驗(yàn)。 萊迪思這些
-
基于FPGA的通用位同步器設(shè)計(jì)方案（一）
摘要本文提出了一種基于FPGA的通用位同步器設(shè)計(jì)方案。方案中的同步器是采用改進(jìn)后的Gardner算法結(jié)構(gòu)，其中，內(nèi)插濾波器采用系數(shù)實(shí)時(shí)計(jì)算的Farrow結(jié)構(gòu)，定時(shí)誤差檢測(cè)采用獨(dú)立于載波相位偏差的GA-TED算法，內(nèi)部控制器和
-
基于FPGA的通用位同步器設(shè)計(jì)方案（二）
2.2 模塊詳細(xì)設(shè)計(jì) 2.2.1 內(nèi)插濾波器設(shè)計(jì) 內(nèi)插濾波器是完成算法的核心，它根據(jù)內(nèi)插參數(shù)實(shí)時(shí)計(jì)算最佳判決點(diǎn)的內(nèi)插值，即： 式中：mk 為內(nèi)插濾波器基點(diǎn)索引，決定輸入序列中哪些采樣點(diǎn)參與運(yùn)算，它由插值時(shí)刻kTi 確定；
-
基于FPGA的幀同步系統(tǒng)設(shè)計(jì)方案
摘要：本文介紹了集中式插入法幀同步系統(tǒng)的原理，分析了幀同步系統(tǒng)的工作流程。采用模塊化的設(shè)計(jì)思想，利用VHDL設(shè)計(jì)了同步參數(shù)可靈活配置的幀同步系統(tǒng)，闡述了關(guān)鍵部件的設(shè)計(jì)方法，提出了一種基于FPGA的幀同步系統(tǒng)設(shè)
-
基于FPGA的線陣CCD子圖像提取模塊的設(shè)計(jì)與仿真
摘要：根據(jù)線陣CCD 圖像檢測(cè)和識(shí)別系統(tǒng)的要求，分析線陣CCD 圖像與子圖像的位置關(guān)系，采用“圖像轉(zhuǎn)置緩沖區(qū)”和讀寫(xiě)狀態(tài)機(jī)的處理方式，設(shè)計(jì)基于FPGA 的線陣CCD 子圖像提取模塊，具有FPGA 資源占用少、邏輯清晰的特點(diǎn)
-
如何為 FPGA 供電尋找最佳解決方案
為 FPGA 應(yīng)用設(shè)計(jì)優(yōu)秀電源管理解決方案不是一項(xiàng)簡(jiǎn)單的任務(wù)，相關(guān)的技術(shù)討論有很多很多。今天小編要為大家分享的內(nèi)容『FPGA 的電源管理』主要有兩個(gè)目的——找到正
-
解析高速ADC和DAC與FPGA的配合使用
許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25
-
在FPGA設(shè)計(jì)中，時(shí)序就是全部
當(dāng)你的FPGA設(shè)計(jì)不能滿足時(shí)序要求時(shí)，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實(shí)現(xiàn)工具來(lái)優(yōu)化設(shè)計(jì)從而滿足時(shí)序要求，也需要設(shè)計(jì)者具有明確目標(biāo)和診斷/隔離時(shí)序問(wèn)題的能力。設(shè)計(jì)者現(xiàn)在有一些小技巧和幫助來(lái)
-
解析FPGA低功耗設(shè)計(jì)
在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右，有點(diǎn)過(guò)高了，功耗過(guò)高則會(huì)造成發(fā)熱量增大，
-
FPGA復(fù)位的可靠性設(shè)計(jì)方案
對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過(guò)程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法，包括清除復(fù)位信號(hào)上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位
-
基于FPGA的SOC設(shè)計(jì)與實(shí)現(xiàn)
為減少在印制電路板（PCB）設(shè)計(jì)中的面積開(kāi)銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場(chǎng)可編程門(mén)陣列（FPGA）器件，進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡(jiǎn)指令集機(jī)器（ARM）的片上系統(tǒng)（SOC）電路的設(shè)計(jì)方法，該方法按照高級(jí)微控制器總
-
基于蜜罐技術(shù)的FPGA實(shí)現(xiàn)
前言 1. 項(xiàng)目背景 蜜罐技術(shù)由來(lái)已久，蜜罐（Honeypot）是一種在互聯(lián)網(wǎng)上運(yùn)行的計(jì)算機(jī)系統(tǒng)。它是專門(mén)為吸引并誘騙那些試圖非法闖入他人計(jì)算機(jī)系統(tǒng)的人（如電腦黑客）而設(shè)計(jì)的，蜜罐系統(tǒng)是一個(gè)包含漏洞的誘騙系統(tǒng)，它通
-
基于FPGA的虛擬DPO設(shè)計(jì)方案
項(xiàng)目概述 1.1項(xiàng)目背景 示波器（Oscilloscope）是一種能夠顯示電壓信號(hào)動(dòng)態(tài)波形的電子測(cè)量?jī)x器。它能夠?qū)r(shí)變的電壓信號(hào)轉(zhuǎn)換為時(shí)域上的曲線，原來(lái)不可見(jiàn)的電氣信號(hào)，轉(zhuǎn)換為在二維平面上直觀可見(jiàn)光信號(hào)，由此能夠分析電
-
基于FPGA的RS（255，239）編譯碼器設(shè)計(jì)
RS（Reed-Solomon）編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問(wèn)題，文中提出了RS編碼的實(shí)現(xiàn)方法，并
-
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對(duì)于實(shí)時(shí)性等性能的要求日益提高。常見(jiàn)的系統(tǒng)架構(gòu)主要分為三種： （1）基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點(diǎn)是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點(diǎn)是國(guó)內(nèi)復(fù)
-
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
項(xiàng)目研究的目的和主要研究?jī)?nèi)容 研究目的 為了遠(yuǎn)程對(duì)現(xiàn)場(chǎng)進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡(jiǎn)化現(xiàn)場(chǎng)監(jiān)控設(shè)備，有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開(kāi)發(fā)一款遠(yuǎn)程控制器，簡(jiǎn)稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場(chǎng)數(shù)據(jù)采集、多
-
基于FPGA的LCD顯示遠(yuǎn)程更新
1 項(xiàng)目背景 1.1 研究背景 LCD顯示屏的應(yīng)用越來(lái)越廣，數(shù)量越來(lái)越多。LCD顯示屏應(yīng)用廣泛，無(wú)處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀
-
基于FPGA的Viterbi譯碼器設(shè)計(jì)及實(shí)現(xiàn)
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡(jiǎn)單。隨著可編程邏輯
