FPGA
-
FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)：技術(shù)解析與應(yīng)用前景
在現(xiàn)代工業(yè)、科研及醫(yī)療等領(lǐng)域，數(shù)據(jù)采集與傳輸系統(tǒng)的性能直接關(guān)系到后續(xù)數(shù)據(jù)處理與分析的準(zhǔn)確性和效率。隨著技術(shù)的不斷進步，基于FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）的多通道數(shù)據(jù)采集傳輸系統(tǒng)因其高速、并行處理能力強、靈活性高等優(yōu)點，逐漸成為數(shù)據(jù)采集領(lǐng)域的熱門技術(shù)。本文將深入探討FPGA在多通道數(shù)據(jù)采集傳輸系統(tǒng)中的應(yīng)用原理、技術(shù)特點及未來應(yīng)用前景。
-
時序約束：主時鐘與生成時鐘的深度解析
在FPGA（現(xiàn)場可編程門陣列）設(shè)計中，時序約束是確保設(shè)計滿足時序要求、提高工作頻率和獲得正確時序分析報告的關(guān)鍵步驟。其中，主時鐘與生成時鐘作為時序約束的核心要素，對于設(shè)計的穩(wěn)定性和性能具有至關(guān)重要的影響。本文將深入探討主時鐘與生成時鐘的定義、作用、約束設(shè)置方法以及實際案例，為讀者提供全面的理解和實踐指導(dǎo)。
-
CCD工業(yè)相機系統(tǒng)設(shè)計——基于FPGA設(shè)計
隨著工業(yè)自動化和機器視覺技術(shù)的飛速發(fā)展，CCD（Charge-Coupled Device，電荷耦合器件）工業(yè)相機因其高穩(wěn)定性、高分辨率和低噪聲等特點，在圖像采集和處理領(lǐng)域得到了廣泛應(yīng)用?；贔PGA（Field-Programmable Gate Array，現(xiàn)場可編程門陣列）的CCD工業(yè)相機系統(tǒng)，能夠利用FPGA的高速并行處理能力，實現(xiàn)高效的圖像采集和處理，滿足實時性和高精度要求。本文將詳細(xì)介紹基于FPGA的CCD工業(yè)相機系統(tǒng)的設(shè)計方案，包括硬件架構(gòu)、FPGA編程要點以及圖像處理算法的實現(xiàn)。
-
小白學(xué)習(xí)FPGA必備的四個基礎(chǔ)知識
FPGA（Field-Programmable Gate Array）即現(xiàn)場可編程門陣列，是一種硬件可重構(gòu)的體系結(jié)構(gòu)，以其并行處理能力強、開發(fā)周期短、邏輯可實時改變等優(yōu)勢，在數(shù)字信號處理、圖像處理、通信等多個領(lǐng)域得到了廣泛應(yīng)用。對于新手而言，學(xué)習(xí)FPGA需要掌握一些基礎(chǔ)知識，本文將從四個方面進行詳細(xì)介紹：FPGA的基本概念與工作原理、硬件描述語言（HDL）、數(shù)字電路基礎(chǔ)以及硬件設(shè)計思想。
-
FPGA實現(xiàn)多路并行插值濾波（多相濾波）的深入探索
在數(shù)字信號處理領(lǐng)域，插值濾波是一項至關(guān)重要的技術(shù)，廣泛應(yīng)用于圖像縮放、音頻信號處理、通信系統(tǒng)等多個方面。隨著現(xiàn)場可編程門陣列（FPGA）技術(shù)的飛速發(fā)展，利用FPGA實現(xiàn)高效、實時的插值濾波已成為研究和實踐的熱點。本文將深入探討FPGA進行多路并行插值濾波（多相濾波）的實現(xiàn)原理，解析其關(guān)鍵技術(shù)，并闡述其在硬件設(shè)計中的優(yōu)勢。
-
FPGA算法硬件加速：實現(xiàn)方法與詳細(xì)步驟解析
在現(xiàn)代計算領(lǐng)域，算法硬件加速已成為提升系統(tǒng)性能的關(guān)鍵技術(shù)之一?，F(xiàn)場可編程門陣列（FPGA）作為高性能計算平臺，憑借其并行處理能力和可重構(gòu)性，在算法硬件加速方面展現(xiàn)出巨大潛力。本文將深入探討FPGA實現(xiàn)算法硬件加速的方法與詳細(xì)步驟，并結(jié)合示例代碼進行說明，旨在為讀者提供一套完整的實踐指南。
-
FPGA設(shè)計中的時序約束：探索組合邏輯延遲范圍
在現(xiàn)代電子系統(tǒng)設(shè)計中，特別是現(xiàn)場可編程門陣列（FPGA）的設(shè)計中，時序約束是至關(guān)重要的。它們確保了數(shù)據(jù)在時鐘周期內(nèi)正確地被捕獲和處理，從而避免數(shù)據(jù)丟失或錯誤。本文將深入探討FPGA設(shè)計中一個重要的時序參數(shù)——組合邏輯延遲范圍，這是由寄存器的設(shè)置時間（Setup Time）和保持時間（Hold Time）以及時鐘周期（Tclk）共同決定的。
-
FPGA時序設(shè)計：觸發(fā)器D2的建立時間與保持時間條件探索
在現(xiàn)代電子系統(tǒng)設(shè)計中，特別是在基于現(xiàn)場可編程門陣列（FPGA）的設(shè)計中，時序約束是確保系統(tǒng)穩(wěn)定性和性能的關(guān)鍵因素。時鐘周期、觸發(fā)器的建立時間和保持時間，以及組合邏輯電路的延遲，共同構(gòu)成了FPGA時序設(shè)計的基礎(chǔ)。本文將深入探討觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足的條件，特別是在給定時鐘周期T、觸發(fā)器D1的建立時間最大T1max和最小T1min，以及組合邏輯電路最大延遲T2max和最小延遲T2min的情況下。
-
FPGA在醫(yī)療領(lǐng)域的“薪”賽道：創(chuàng)新與應(yīng)用
隨著科技的飛速進步，現(xiàn)場可編程門陣列（FPGA）技術(shù)在醫(yī)療領(lǐng)域的應(yīng)用日益廣泛，成為推動醫(yī)療技術(shù)創(chuàng)新和發(fā)展的重要力量。FPGA以其獨特的靈活性、并行處理能力和高性能計算特點，為醫(yī)療設(shè)備的設(shè)計、制造和使用帶來了革命性的變化。本文將深入探討FPGA在醫(yī)療領(lǐng)域的應(yīng)用及其帶來的創(chuàng)新價值。
-
FPGA：邁向GPU領(lǐng)域的創(chuàng)新之路
在高性能計算領(lǐng)域，圖形處理單元（GPU）和現(xiàn)場可編程門陣列（FPGA）各自占據(jù)了一席之地。GPU以其強大的并行計算能力在游戲、深度學(xué)習(xí)等領(lǐng)域大放異彩，而FPGA則以其高度的靈活性和可定制性在信號處理、加密和實時數(shù)據(jù)分析等領(lǐng)域獨樹一幟。然而，隨著技術(shù)的不斷進步，人們開始探索將FPGA用于類似GPU的應(yīng)用場景，這一創(chuàng)新之路正在悄然開啟。
-
嵌入式系統(tǒng)與FPGA：哪個更容易上手？
在電子工程領(lǐng)域，嵌入式系統(tǒng)和FPGA（現(xiàn)場可編程門陣列）是兩種重要的技術(shù)方向，它們都各有特點和優(yōu)勢。對于初學(xué)者來說，選擇哪個技術(shù)方向更容易上手，往往取決于個人的興趣、背景知識以及學(xué)習(xí)目標(biāo)。本文將從幾個維度對嵌入式系統(tǒng)和FPGA進行比較，以幫助讀者做出更適合自己的選擇。
-
使用合適的窗口電壓監(jiān)控器優(yōu)化系統(tǒng)設(shè)計
使用窗口電壓監(jiān)控器可以防止欠壓和過壓的情況出現(xiàn)，從而更好地調(diào)節(jié)系統(tǒng)電源。穩(wěn)定的系統(tǒng)電源可保護系統(tǒng)或負(fù)載，以防出現(xiàn)潛在故障，甚至使其免遭損壞。不同的窗口電壓監(jiān)控器架構(gòu)提供容差、欠壓和過壓閾值設(shè)置以及輸出配置選項，以便根據(jù)應(yīng)用實現(xiàn)設(shè)計靈活性。本文旨在通過列舉不同的架構(gòu)示例，幫助工程師和系統(tǒng)設(shè)計人員確定適合其應(yīng)用的窗口電壓監(jiān)控器。
-
在FPGA的學(xué)習(xí)中如何使用DCM？
有些FPGA學(xué)習(xí)者，看Xilinx的Datasheet會注意到Xilinx的FPGA沒有PLL，其實DCM就是時鐘管理單元。
-
IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP
快速、可靠且高性價比的定制IP模式提升芯片設(shè)計公司競爭力
-
后摩爾時代的創(chuàng)新：在米爾FPGA上實現(xiàn)Tiny YOLO V4，助力AIoT應(yīng)用
在全球半導(dǎo)體制程限制和高端 GPU 受限的大環(huán)境下，F(xiàn)PGA 成為了中國企業(yè)發(fā)展的重要路徑之一。它可支持靈活的 AIoT 應(yīng)用，其靈活性與可編程性使其可以在國內(nèi)成熟的 28nm 工藝甚至更低節(jié)點的制程下實現(xiàn)高效的硬件加速。
-
Microchip借助NVIDIA Holoscan平臺加速實時邊緣AI部署
PolarFire? FPGA 以太網(wǎng)傳感器橋接器為NVIDIA邊緣 AI 平臺提供低功耗多傳感器橋接功能
-
短波接收機模數(shù)混合AGC設(shè)計
為解決短波通信中衰落帶來的輸入信號起伏不定的問題 ,設(shè)計了一種用于短波接收機的模數(shù)混合AGC(Automatic Gain Control , 自動增益控制),介紹了AGC的組成和FPGA設(shè)計方案。該方法采用自然對數(shù)算法 ,通過檢測輸入信號的幅度與門限電平比較 ,輸出控制信號分別控制模擬增益調(diào)節(jié)電路和數(shù)字增益調(diào)節(jié)電路。實際測試表明 ,該AGC電路可以控制較大范圍的射頻輸入信號 ,正確解調(diào)并輸出穩(wěn)定的音頻信號 , 同時具有快充慢放功能。
-
AMD 宣布推出第二代 Versal Premium 系列，實現(xiàn)全新系統(tǒng)加速水平，滿足數(shù)據(jù)密集型工作負(fù)載需求
— 以業(yè)界首款采用 CXL 3.1 及 PCIe Gen6 并支持 LPDDR5 的 FPGA 器件擴展第二代 Versal 產(chǎn)品組合，助力快速連接、更高效數(shù)據(jù)遷移并釋放更多內(nèi)存—
-
一種集成FPGA和DSP芯粒的異構(gòu)系統(tǒng)級封裝
一種集成FPGA（現(xiàn)場可編程門陣列）和DSP（數(shù)字信號處理器）芯粒的異構(gòu)系統(tǒng)級封裝（SiP）是一種具有創(chuàng)新性和實用性的技術(shù)解決方案。以下是對這種異構(gòu)系統(tǒng)級封裝的詳細(xì)解析：
-
基于FPGA的“俄羅斯方塊”設(shè)計
在當(dāng)今的數(shù)字時代，現(xiàn)場可編程門陣列（FPGA）因其靈活性和高性能，被廣泛應(yīng)用于各種嵌入式系統(tǒng)和游戲開發(fā)中。本文將介紹一個基于FPGA的“俄羅斯方塊”游戲設(shè)計，詳細(xì)闡述系統(tǒng)架構(gòu)、模塊劃分及實現(xiàn)原理，并附上部分代碼示例。
