FPGA
-
RTL與HLS強(qiáng)強(qiáng)聯(lián)合：開辟FPGA新開發(fā)之路
在當(dāng)今快速發(fā)展的硬件設(shè)計領(lǐng)域，現(xiàn)場可編程門陣列（FPGA）以其高度的靈活性和可定制性，成為了眾多應(yīng)用領(lǐng)域的首選。然而，隨著設(shè)計復(fù)雜性的不斷增加，傳統(tǒng)的寄存器傳輸級（RTL）設(shè)計方法逐漸暴露出設(shè)計周期長、資源消耗大等問題。為了應(yīng)對這些挑戰(zhàn)，高層次綜合（HLS）技術(shù)應(yīng)運而生，它與RTL的結(jié)合為FPGA的開發(fā)開辟了一條全新的道路。
-
FPGA在汽車電子中的應(yīng)用：ADAS系統(tǒng)的革新力量
隨著汽車電子技術(shù)的飛速發(fā)展，高級駕駛輔助系統(tǒng)（ADAS）已成為現(xiàn)代汽車不可或缺的一部分。ADAS通過集成多種傳感器、控制器和執(zhí)行器，為駕駛員提供駕駛輔助，提高行車安全性，降低駕駛疲勞，并逐步向自動駕駛邁進(jìn)。在這一進(jìn)程中，現(xiàn)場可編程門陣列（FPGA）以其獨特的優(yōu)勢，在ADAS系統(tǒng)中發(fā)揮著越來越重要的作用。
-
適用FPGA的小型神經(jīng)網(wǎng)絡(luò)：加速邊緣智能的新篇章
在人工智能（AI）技術(shù)日新月異的今天，神經(jīng)網(wǎng)絡(luò)作為其核心驅(qū)動力，正逐步滲透到各個行業(yè)與領(lǐng)域。然而，傳統(tǒng)的神經(jīng)網(wǎng)絡(luò)模型往往受限于計算資源和功耗，難以在邊緣設(shè)備上實現(xiàn)高效運行?，F(xiàn)場可編程門陣列（FPGA）作為一種高性能、低功耗的硬件加速器，為小型神經(jīng)網(wǎng)絡(luò)的部署提供了理想的平臺。本文將深入探討適用于FPGA的小型神經(jīng)網(wǎng)絡(luò)，以及它們在邊緣智能應(yīng)用中的獨特優(yōu)勢。
-
FPGA與ASIC：效率差異的深度剖析
在半導(dǎo)體技術(shù)的快速發(fā)展中，現(xiàn)場可編程門陣列（FPGA）和專用集成電路（ASIC）作為兩種重要的硬件平臺，各自在不同的應(yīng)用領(lǐng)域中發(fā)揮著關(guān)鍵作用。盡管FPGA以其靈活性和可編程性著稱，但在效率方面，它通常低于ASIC。本文將從多個維度深入探討FPGA與ASIC之間的效率差異，以及這些差異背后的原因。
-
“軟核”硬做：ODrive的FPGA版本探索
在硬件設(shè)計的廣闊領(lǐng)域中，F(xiàn)PGA（現(xiàn)場可編程門陣列）以其高度的靈活性和可編程性，成為了眾多創(chuàng)新項目的核心。其中，ODrive作為一個開源的、高精度的無刷電機(jī)驅(qū)動器項目，也迎來了其FPGA版本的誕生。這一版本不僅繼承了ODrive的高性能特性，還通過FPGA的硬件加速能力，進(jìn)一步提升了系統(tǒng)的實時性和可靠性。本文將深入探討ODrive FPGA版本的設(shè)計思路、實現(xiàn)過程以及關(guān)鍵技術(shù)，并附上部分代碼示例。
-
FPGA的綜合和約束的關(guān)系：優(yōu)化設(shè)計與性能的關(guān)鍵
在FPGA（現(xiàn)場可編程門陣列）設(shè)計中，綜合（Synthesis）和約束（Constraints）是兩個至關(guān)重要的環(huán)節(jié)，它們共同決定了設(shè)計的最終性能和資源利用率。本文將深入探討FPGA綜合和約束之間的關(guān)系，以及它們?nèi)绾斡绊懺O(shè)計流程、資源分配、時序性能和調(diào)試維護(hù)等方面。
-
使用機(jī)器學(xué)習(xí)預(yù)測FPGA的執(zhí)行時間與功耗：一種創(chuàng)新的方法
隨著科技的飛速發(fā)展，現(xiàn)場可編程門陣列（FPGA）在高性能計算、數(shù)據(jù)中心、人工智能等領(lǐng)域的應(yīng)用日益廣泛。然而，F(xiàn)PGA設(shè)計的復(fù)雜性和功耗問題一直是制約其性能提升的關(guān)鍵因素。近年來，機(jī)器學(xué)習(xí)（ML）技術(shù)的興起為FPGA的執(zhí)行時間與功耗預(yù)測提供了新的解決方案。本文將探討如何使用機(jī)器學(xué)習(xí)進(jìn)行FPGA的執(zhí)行時間與功耗預(yù)測，并分析其優(yōu)勢與挑戰(zhàn)。
-
簡談FPGA比特流結(jié)構(gòu)
在現(xiàn)代電子設(shè)計中，F(xiàn)PGA（現(xiàn)場可編程門陣列）因其高度的靈活性和可配置性而得到廣泛應(yīng)用。FPGA的靈活性主要來源于其內(nèi)部配置存儲器，這些配置信息通常以比特流的形式存儲和加載。本文將深入探討FPGA比特流的結(jié)構(gòu)及其在Vivado開發(fā)環(huán)境中的重要性。
-
YoloV3在FPGA上的量化、編譯與推理
隨著人工智能技術(shù)的快速發(fā)展，目標(biāo)檢測作為計算機(jī)視覺領(lǐng)域的重要應(yīng)用，其準(zhǔn)確性和實時性要求日益提高。YoloV3（You Only Look Once Version 3）作為一種先進(jìn)的實時物體檢測算法，憑借其高精度和實時性能，在眾多應(yīng)用場景中展現(xiàn)出巨大潛力。然而，為了將YoloV3算法部署到資源受限的硬件平臺上，如FPGA（現(xiàn)場可編程門陣列），需要進(jìn)行一系列的優(yōu)化工作，包括量化、編譯和推理。本文將詳細(xì)介紹YoloV3在FPGA上的量化、編譯與推理過程。
-
MATLAB算法到FPGA的轉(zhuǎn)換：技術(shù)、工具與實踐
在現(xiàn)代計算領(lǐng)域中，MATLAB和FPGA是兩種非常重要的工具。MATLAB以其強(qiáng)大的數(shù)學(xué)計算能力和豐富的工具箱，成為算法設(shè)計和驗證的首選平臺。而FPGA，作為一種可以被編程來執(zhí)行特定任務(wù)的硬件，具有高度的靈活性和強(qiáng)大的并行處理能力，是實現(xiàn)高性能計算的理想選擇。本文將詳細(xì)介紹如何將MATLAB算法轉(zhuǎn)換到FPGA中運行，包括使用的技術(shù)、工具以及具體的實踐步驟，并附上相關(guān)代碼示例。
-
在FPGA上實現(xiàn)以太網(wǎng)的“低級”指南
以太網(wǎng)（Ethernet）作為當(dāng)今局域網(wǎng)采用的最通用的局域網(wǎng)標(biāo)準(zhǔn)，具有成本低、通信速率快、抗干擾性強(qiáng)的特點。它規(guī)定了包括物理層的連線、電子信號和介質(zhì)訪問控制的內(nèi)容，是組成互聯(lián)網(wǎng)的一個子集。隨著技術(shù)的發(fā)展，以太網(wǎng)不僅在企業(yè)內(nèi)部網(wǎng)絡(luò)中廣泛應(yīng)用，還逐步向公用電信網(wǎng)、城域網(wǎng)甚至廣域網(wǎng)/骨干網(wǎng)領(lǐng)域拓展。本文將詳細(xì)介紹如何在FPGA（現(xiàn)場可編程門陣列）上實現(xiàn)以太網(wǎng)，涵蓋基本架構(gòu)、接口與時序、通信協(xié)議等“低級”細(xì)節(jié)。
-
使用FPGA播放SD卡中的音頻文件
在現(xiàn)代數(shù)字音頻系統(tǒng)中，F(xiàn)PGA（現(xiàn)場可編程門陣列）因其高度的靈活性和強(qiáng)大的并行處理能力而被廣泛應(yīng)用。本文將詳細(xì)介紹如何使用FPGA從SD卡中讀取音頻文件并播放的過程，重點涉及硬件選擇、軟件設(shè)計以及實現(xiàn)步驟。
-
FPGA啟動加載方式——FPGA實現(xiàn)串口升級及MultiBoot
在現(xiàn)代電子設(shè)計中，F(xiàn)PGA（現(xiàn)場可編程門陣列）因其高度的靈活性和可重構(gòu)性，成為眾多領(lǐng)域的核心組件。特別是在需要動態(tài)更新或調(diào)整系統(tǒng)功能的場景中，F(xiàn)PGA的串口升級和MultiBoot功能顯得尤為重要。本文將深入探討FPGA的啟動加載方式，特別是與串口升級和MultiBoot相關(guān)的內(nèi)容。
-
FPGA技術(shù)之一：DFX實例精講
在現(xiàn)代電子設(shè)計中，F(xiàn)PGA（現(xiàn)場可編程門陣列）因其高度的靈活性和可重構(gòu)性，成為眾多領(lǐng)域的核心組件。而在FPGA技術(shù)的不斷發(fā)展中，DFX（Dynamic Function eXchange，動態(tài)功能交換）作為一項前沿技術(shù)，正在逐步改變硬件設(shè)計的格局。本文將深入探討DFX技術(shù)，并通過實例來詳細(xì)解析其工作原理與應(yīng)用。
-
自動生成Verilog代碼的幾種創(chuàng)新方法
在當(dāng)今快速發(fā)展的硬件設(shè)計領(lǐng)域，自動生成Verilog代碼已成為提高設(shè)計效率和準(zhǔn)確性的重要手段。Verilog作為一種廣泛應(yīng)用的硬件描述語言（HDL），其代碼自動生成技術(shù)可以大大縮短產(chǎn)品開發(fā)周期，降低設(shè)計成本。本文將介紹幾種常用的自動生成Verilog代碼的方法，并探討其各自的優(yōu)缺點。
-
AMD 以全球極快的纖薄尺寸電子交易加速卡擴(kuò)展 Alveo 產(chǎn)品組合，助力廣泛且具性價比的服務(wù)器部署
AMD Alveo UL3422 加速卡為高頻交易員在爭奪最快交易執(zhí)行的競爭中提供了優(yōu)勢，同時降低了進(jìn)入門檻
-
從邊緣到云，Altera以可擴(kuò)展產(chǎn)品組合加快FPGA創(chuàng)新
全新可編程軟硬件和開發(fā)工具經(jīng)過優(yōu)化，可在廣泛的用例中提升開發(fā)者工作效率、驅(qū)動智能計算。
-
應(yīng)用創(chuàng)新 打造新生態(tài) I 2024中國集成電路設(shè)計創(chuàng)新大會暨第四屆IC應(yīng)用展圓滿落幕！
9月25-27日，由中國集成電路設(shè)計創(chuàng)新聯(lián)盟、無錫國家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)管理委員會、國家“芯火”雙創(chuàng)基地（平臺）、芯脈通會展主辦的“2024中國集成電路設(shè)計創(chuàng)新大會暨第四屆IC應(yīng)用展（ICDIA-IC Show）”在無錫太湖國際博覽中心召開。
-
在FPGA或ASICS中實現(xiàn)浮點算法
浮點是最受歡迎的數(shù)據(jù)類型,可以保證算法建模和仿真的高精度計算。傳統(tǒng)上,當(dāng)您想將這些浮點算法部署到FPGA或ASIC硬件時,您的唯一選擇是將算法中的每一個數(shù)據(jù)類型轉(zhuǎn)換為固定點,以節(jié)約硬件資源并加速計算。轉(zhuǎn)換到固定點降低了數(shù)學(xué)精度,有時在轉(zhuǎn)換過程中在數(shù)據(jù)類型的字?jǐn)?shù)長度和數(shù)學(xué)精度之間實現(xiàn)正確的平衡是很困難的。對于需要高動態(tài)范圍或高精度的計算(例如設(shè)計有反饋環(huán)),定點轉(zhuǎn)換可能需要幾個星期或幾個月的工程時間。另外,為了達(dá)到數(shù)字精確度,設(shè)計師必須使用大的固定字形。
-
盤點FPGA固核、硬核與軟核的區(qū)別
FPGA(Field-Programmable Gate Array)是一種可編程邏輯器件，可以通過編程實現(xiàn)不同的數(shù)字電路功能。固核、軟核和硬核是FPGA(Field-Programmable Gate Array)中常見的IP核形式，F(xiàn)PGA通常包含硬核和軟核兩種處理器。
