-
Chiplet互連接口的底層協(xié)議，從UCIe標(biāo)準(zhǔn)到3D堆疊的信號完整性挑戰(zhàn)
Chiplet技術(shù)通過模塊化設(shè)計(jì)將復(fù)雜芯片拆分為多個(gè)獨(dú)立小芯片，利用先進(jìn)封裝技術(shù)實(shí)現(xiàn)高密度互連，成為突破傳統(tǒng)單片集成性能瓶頸的關(guān)鍵路徑。其核心挑戰(zhàn)在于構(gòu)建標(biāo)準(zhǔn)化、低延遲、高帶寬的互連接口協(xié)議，并解決3D堆疊封裝帶來的信號完整性難題。UCIe作為行業(yè)主導(dǎo)的開放標(biāo)準(zhǔn)，與3D堆疊封裝技術(shù)共同推動Chiplet生態(tài)發(fā)展，但也面臨多維度技術(shù)挑戰(zhàn)。
-
人工智能時(shí)代的芯片新思維：Arm構(gòu)筑AI新根基
AI時(shí)代，芯片設(shè)計(jì)就像一場高難度的平衡游戲：性能要強(qiáng)、能耗要低、安全要牢、開發(fā)要快。就像Kevork所說的，“計(jì)算的未來，尤其是AI的未來，取決于我們能否持續(xù)突破芯片技術(shù)的極限?！彪S著新工藝節(jié)點(diǎn)需要更緊密的合作，芯片設(shè)計(jì)與制造之間的傳統(tǒng)界限正在逐漸消失。新的時(shí)代需要具備創(chuàng)造力、系統(tǒng)級思維，以及對能效的不懈追求。
-
Chiplet間高速鏈路信號完整性仿真：光電混合建模與S參數(shù)提取技術(shù)
隨著芯片設(shè)計(jì)復(fù)雜度的提升，Chiplet（芯粒）技術(shù)憑借其高良率、低成本和異構(gòu)集成優(yōu)勢成為行業(yè)焦點(diǎn)。然而，Chiplet間通過高密度互連（如硅中介層或再分布層RDL）實(shí)現(xiàn)的高速鏈路，面臨信號完整性的嚴(yán)峻挑戰(zhàn)。特別是在數(shù)據(jù)速率達(dá)到56Gbps甚至更高的場景下，串?dāng)_、反射和損耗等問題尤為突出。本文將探討光電混合建模與S參數(shù)提取技術(shù)在Chiplet間高速鏈路信號完整性仿真中的應(yīng)用。
-
芯粒技術(shù)厲害在哪？使用芯粒技術(shù)需要考慮什么？
為增進(jìn)大家對芯粒技術(shù)的認(rèn)識，本文將對芯粒技術(shù)的厲害之處以及使用芯粒技術(shù)需要考慮的兩點(diǎn)因素予以介紹。
-
芯粒技術(shù)講解：使用芯粒技術(shù)需要面對哪些挑戰(zhàn)？
為增進(jìn)大家對芯粒技術(shù)的認(rèn)識，本文將對使用芯粒技術(shù)時(shí)需要面對的挑戰(zhàn)予以介紹。
-
chiplet有哪些技術(shù)優(yōu)勢？chiplet仿真面臨著哪些挑戰(zhàn)？
為增進(jìn)大家對chiplet的認(rèn)識，本文將對chiplet、chiplet具備的技術(shù)優(yōu)勢以及chiplet仿真面臨的挑戰(zhàn)予以介紹。
-
何為chiplet？chiplet和CPO有什么區(qū)別？
為增進(jìn)大家對chiplet的認(rèn)識，本文將對chiplet以及chiplet和CPO的區(qū)別予以介紹。
-
chiplet技術(shù)有什么優(yōu)點(diǎn)？chiplet和CoWoS之間有什么關(guān)系？
為增進(jìn)大家對chiplet的認(rèn)識，本文將對chiplet技術(shù)的優(yōu)點(diǎn)以及chiplet和CoWoS的關(guān)系予以介紹。
-
從1965年沉睡到現(xiàn)在的狂熱復(fù)興，Chiplet在AI中迎來自己的黃金時(shí)代
自1965年首次提出以來，Chiplet技術(shù)一直沒有引起廣泛關(guān)注，直到最近幾年隨著技術(shù)發(fā)展和市場需求的變化，才迎來復(fù)興的機(jī)遇。傳統(tǒng)的單芯片設(shè)計(jì)在摩爾定律逐漸接近物理極限后，面臨著日益嚴(yán)峻的挑戰(zhàn)。特別是在人工智能等高性能計(jì)算應(yīng)用中，單芯片設(shè)計(jì)已無法滿足日益增長的計(jì)算需求，同時(shí)成本和功耗問題也日益嚴(yán)重。在這種背景下，Chiplet技術(shù)通過模塊化設(shè)計(jì)的方式，突破了單片集成的瓶頸，提供了更具成本效益的解決方案。借助封裝技術(shù)的突破和異構(gòu)計(jì)算需求的增長，Chiplet在AI領(lǐng)域的廣泛應(yīng)用，標(biāo)志著其進(jìn)入了真正的“黃金時(shí)代”。
-
全球首發(fā)Chiplet 國產(chǎn)自駕芯片來了！北極雄芯啟明935A成功點(diǎn)亮
12月25日消息，國產(chǎn)芯片企業(yè)北極雄芯宣布，“啟明935A”系列芯片已經(jīng)成功點(diǎn)亮，并完成各項(xiàng)功能性測試，達(dá)到車規(guī)級量產(chǎn)標(biāo)準(zhǔn)。
-
實(shí)現(xiàn)芯粒間高速互連互通，助力中國Chiplet產(chǎn)業(yè)發(fā)展
Chiplet技術(shù)不僅為國內(nèi)半導(dǎo)體企業(yè)提供了突破傳統(tǒng)單片設(shè)計(jì)的機(jī)會，也在芯片產(chǎn)業(yè)自主可控的過程中扮演了重要角色?；ミBIP，作為Chiplet架構(gòu)的核心組件之一，正是實(shí)現(xiàn)不同模塊之間高效通信的關(guān)鍵，為系統(tǒng)集成和功能擴(kuò)展提供了強(qiáng)大支持。在這一過程中，奎芯科技作為國內(nèi)半導(dǎo)體互連IP領(lǐng)域的先鋒企業(yè)，積極推動Chiplet技術(shù)的發(fā)展和應(yīng)用。
-
大算力硬件“牛市”即將開啟！戴偉民博士解讀AIGC芯片的機(jī)遇與挑戰(zhàn)
2024年7月6日下午，由上海開放處理器產(chǎn)業(yè)創(chuàng)新中心和芯原微電子（上海）股份有限公司主辦的“RISC-V和生成式AI論壇”，在上海世博中心成功召開。芯原股份創(chuàng)始人、董事長兼總裁戴偉民博士發(fā)表了關(guān)于“AIGC芯片的機(jī)遇與挑戰(zhàn)”的精彩演講。這一演講不僅深入分析了人工智能技術(shù)的歷史發(fā)展和當(dāng)前趨勢，還預(yù)測了這些技術(shù)將如何在未來塑造半導(dǎo)體行業(yè)，特別是在AIGC領(lǐng)域的應(yīng)用和發(fā)展。
-
從AGI 到互聯(lián)技術(shù)元年，重塑算力世界秩序
ChatGPT?誕生一年后，以Sora為代表的 AGI 實(shí)現(xiàn)突破性進(jìn)展，再度引爆了高性能計(jì)算市場。面對以天為單位飛速迭代的算力需求，以及單個(gè)處理器性能的增長困境（Scale up），促使企業(yè)轉(zhuǎn)向擴(kuò)展計(jì)算集群規(guī)模，踏上Scale out 之路。從此，行業(yè)所面臨的核心挑戰(zhàn)也從“單個(gè)芯片-集群”，“算力-互聯(lián)”轉(zhuǎn)變。伴隨AGI的誕生，互聯(lián)元年同步開啟。
-
重磅！中科院造出256核大芯片
近日，中國科學(xué)院計(jì)算技術(shù)研究所的研究人員在國際電子期刊雜志上發(fā)表了一篇研究報(bào)告，基于光刻和芯粒逼近瓶頸的背景下，研究出了一種先進(jìn)的 256 核大芯片！據(jù)悉，該芯片由 16 組小芯片（Chiplet）組成，每個(gè)小芯片擁有 16 個(gè) RISC-V 內(nèi)核，均支持可編程/重配置，共計(jì) 256 核心，被命名為 “浙江”。
-
打造算力時(shí)代的互聯(lián)IP，加速Chiplet生態(tài)構(gòu)建 ——專訪奎芯科技副總裁唐睿
Chiplet是一種微型集成電路技術(shù)，它代表了半導(dǎo)體設(shè)計(jì)和制造的新趨勢。在傳統(tǒng)的單一SoC設(shè)計(jì)中，所有的功能都被集成到一塊大型芯片上。相比之下，Chiplet設(shè)計(jì)采用了一種模塊化方法，將不同的功能劃分到多個(gè)小型芯片上，然后通過高速互聯(lián)技術(shù)將這些芯片組合起來形成完整的系統(tǒng)。
-
迎戰(zhàn)高端芯片設(shè)計(jì)挑戰(zhàn)，合見工軟提供了哪些“神器”？
近日，第11屆EEVIA年度中國硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng)趨勢展望研討會在深圳召開，上海合見工業(yè)軟件集團(tuán)產(chǎn)品工程副總裁孫曉陽在會上發(fā)布了主題為“把握芯片設(shè)計(jì)關(guān)鍵核心，助力國產(chǎn)EDA新格局”的演講。
-
曝國產(chǎn)Chiplet小芯片工藝穩(wěn)定量產(chǎn)
據(jù)報(bào)告，長電科技公司推出的XDFOI Chiplet高密度多維異構(gòu)集成系列工藝已進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國際客戶4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨。
-
Chiplet 漸成主流，半導(dǎo)體行業(yè)應(yīng)如何攜手迎挑戰(zhàn)、促發(fā)展？
相比傳統(tǒng)的系統(tǒng)級芯片(SoC)，Chiplet 能夠提供許多卓越的優(yōu)勢，如更高的性能、更低的功耗和更大的設(shè)計(jì)靈活性。因此，半導(dǎo)體行業(yè)正在構(gòu)建一個(gè)全面的 Chiplet 生態(tài)系統(tǒng)，以充分利用這些優(yōu)勢。隨著異構(gòu)集成(HI)的發(fā)展迎來了巨大挑戰(zhàn)，行業(yè)各方攜手合作發(fā)揮 Chiplet 的潛力變得更加重要。前段時(shí)間，多位行業(yè)專家齊聚在一場由 SEMI 舉辦的活動，深入探討了如何助力 Chiplet 生態(tài)克服發(fā)展的挑戰(zhàn)。
-
中國Chiplet的機(jī)遇與挑戰(zhàn)及芯片接口IP市場展望
在探討Chiplet(小芯片)之前，摩爾定律是繞不開的話題。戈登·摩爾先生在1965 年提出了摩爾定律：每年單位面積內(nèi)的晶體管數(shù)量會增加一倍，性能也會提升一倍。這意味著，在相同價(jià)格的基礎(chǔ)上，能獲得的晶體管數(shù)量翻倍。不過，摩爾先生在十年后的1975年，把定律的周期修正為24個(gè)月。至此，摩爾定律已經(jīng)影響半導(dǎo)體行業(yè)有半個(gè)世紀(jì)。
-
中國全自主可控Chiplet高速串口標(biāo)準(zhǔn)ACC1.0正式發(fā)布
隨著摩爾定律放緩，單一芯片的微縮越來越難，因此近年來Chiplet小芯片成為繼續(xù)提升芯片集成度的重要解決方案，AMD、Intel等芯片巨頭已經(jīng)發(fā)布了多款Chiplet技術(shù)的高性能芯片，這些企業(yè)還組團(tuán)成立了UCIe聯(lián)盟以標(biāo)準(zhǔn)化Chiplet小芯片技術(shù)。
