據(jù)報(bào)告，長(zhǎng)電科技公司推出的XDFOI Chiplet高密度多維異構(gòu)集成系列工藝已進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國(guó)際客戶4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨。

公司Chiplet技術(shù)不斷取得突破，已在高性能計(jì)算、人工智能等領(lǐng)域應(yīng)用，將暢享AI算力需求爆發(fā)浪潮。

不過(guò)長(zhǎng)電科技具體給哪家客戶提供了4nm節(jié)點(diǎn)小芯片封裝的信息沒(méi)有公布，全球推出4nm芯片的主要是蘋(píng)果、高通、三星、聯(lián)發(fā)科、AMD、NVIDIA等公司。

此前報(bào)道，長(zhǎng)電科技XDFOI技術(shù)可將有機(jī)重布線堆疊中介層厚度控制在50μm以內(nèi)，微凸點(diǎn)(μBump)中心距為40μm，實(shí)現(xiàn)在更薄和更小單位面積內(nèi)進(jìn)行高密度的各種工藝集成，達(dá)到更高的集成度、更強(qiáng)的模塊功能和更小的封裝尺寸。

同時(shí)，還可以在封裝體背面進(jìn)行金屬沉積，在有效提高散熱效率的同時(shí)，根據(jù)設(shè)計(jì)需要增強(qiáng)封裝的電磁屏蔽能力，提升芯片成品良率。

據(jù)了解，長(zhǎng)電科技充分發(fā)揮這一工藝的技術(shù)優(yōu)勢(shì)，已在高性能計(jì)算、人工智能、5G、汽車(chē)電子等領(lǐng)域應(yīng)用，向下游客戶提供了外型更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。