相比傳統(tǒng)的系統(tǒng)級芯片(SoC)，Chiplet 能夠提供許多卓越的優(yōu)勢，如更高的性能、更低的功耗和更大的設(shè)計靈活性。因此，半導體行業(yè)正在構(gòu)建一個全面的 Chiplet 生態(tài)系統(tǒng)，以充分利用這些優(yōu)勢。隨著異構(gòu)集成(HI)的發(fā)展迎來了巨大挑戰(zhàn)，行業(yè)各方攜手合作發(fā)揮 Chiplet 的潛力變得更加重要。前段時間，多位行業(yè)專家齊聚在一場由 SEMI 舉辦的活動，深入探討了如何助力 Chiplet 生態(tài)克服發(fā)展的挑戰(zhàn)。

日月光集團企業(yè)研發(fā)中心副總裁洪志斌(C.P. Hung)表示：“從更宏觀的角度看，半導體的發(fā)展實際上就是去追求高效地完成系統(tǒng)集成。系統(tǒng)集成可以分為兩種類型的異構(gòu)集成——包括同質(zhì)集成和異構(gòu)集成。在深入研究異構(gòu)集成技術(shù)的同時，我們必須繼續(xù)加強和促進產(chǎn)業(yè)鏈成員之間的合作，以克服發(fā)展道路上可能出現(xiàn)的各種挑戰(zhàn)?！?

Chiplet 發(fā)展勢頭強勁

TechSearch 是專門研究微電子封裝和組裝技術(shù)趨勢的市場研究領(lǐng)導者，其總裁 Jan Vardaman 指出，IC 設(shè)計師認為使用 Chiplet 可以更容易、更靈活地制造他們想要的芯片。通過使用最具成本效益的工藝，Chiplet 還可以生產(chǎn)不同的功能電路，以降低芯片制造成本，而不必依賴最先進的技術(shù)。

隨著 Chiplet 能夠?qū)崿F(xiàn)更大的靈活性和更優(yōu)的成本結(jié)構(gòu)，更多基于 Chiplet 的設(shè)備已經(jīng)在市場上涌現(xiàn)。然而，因為這些產(chǎn)品是由不同的制造商獨立開發(fā)的，所以 Chiplet 的產(chǎn)品之間通常不具有互操作性和兼容性，導致 Chiplet 的生態(tài)零散化、碎片化。因此，UCIe 標準的推出正是為了突破以上壁壘，這也是 Chiplet 發(fā)展歷程中一個關(guān)鍵的里程碑。

AMD 公司高級封裝部門企業(yè)副總裁 Raja Swaminathan 認為，市場需求是推動半導體行業(yè)向異構(gòu)集成轉(zhuǎn)型的關(guān)鍵因素。高性能計算(HPC)市場對處理器性能提出了更高的需求，而這已經(jīng)不能單憑制程微縮來滿足這種需求。作為處理器供應(yīng)商，AMD 必須找到新的方法來滿足客戶的需求，Chiplet 就是最有效的解決方案之一。Chiplet 助力 AMD 克服成本和規(guī)模挑戰(zhàn)，推出了能夠更好地滿足市場需求的產(chǎn)品。

異構(gòu)集成路線圖(HIR)倡議主席兼日月光集團研究員 William Chen 表示：“如何將行業(yè)研究成果轉(zhuǎn)移到教育系統(tǒng)是進一步促進 Chiplet 生態(tài)發(fā)展的關(guān)鍵。從設(shè)計方法到技術(shù)，這一切都掌握在從業(yè)人員手中，身處在行業(yè)當中的人更加關(guān)注 Chiplet。然而，學校里學習 Chiplet 設(shè)計的學生很少。我們都很清楚人才對半導體發(fā)展的重要性。只有將 Chiplet 帶給更多的學生，未來我們才能看到更多基于 Chiplet 的技術(shù)?！?

Cadence 研發(fā)部門副總裁 Don Chan 表示，Chiplet 推動了 IC 設(shè)計領(lǐng)域的范式轉(zhuǎn)變。通過將 SoC 的各種芯片功能分解成 Chiplet，并通過先進封裝將它們組裝成單個器件，IC 設(shè)計人員找到了一條無需考慮功耗、性能、面積(PPA)的新途徑——而 PPA 正是設(shè)計師們一直試圖在工藝技術(shù)中實現(xiàn)平衡的三大主要目標。然而，這一趨勢也帶來了新的挑戰(zhàn)，例如如何拆分最初集成在 SoC 中的功能并設(shè)計 Chiplet 互連架構(gòu) Plet，以及如何克服芯片堆疊帶來的散熱挑戰(zhàn)，這些都是最難解決的問題。需要通過發(fā)展設(shè)計工藝、方法和工具以克服上述挑戰(zhàn)。

聯(lián)發(fā)科制造運營和供應(yīng)鏈管理副總裁高學武(HW Kao)表示：“對于 IC 設(shè)計師而言，Chiplet 最有趣和最有價值的地方在于，它們將 IC 設(shè)計變成了“混合雞尾酒”。人們可以通過混合不同的材料來創(chuàng)造獨特的產(chǎn)品。裸片分割(Die Partitioning)，即將客戶期望實現(xiàn)的功能劃分到多個芯片中，已成為唯一的出路?！?

在實踐中，聯(lián)發(fā)科發(fā)現(xiàn)裸片分割有助于降低成本，還有一些功能可以通過更成熟、更具成本效益的制造工藝來實現(xiàn)。單個芯片的面積越小，實現(xiàn)更高良率的可能性就越大。

散熱：浸沒式冷卻蘊藏巨大潛力

先進封裝使 Chiplet 成為可能，而 Chiplet 正在推動著半導體制造領(lǐng)域的一場重要技術(shù)浪潮。設(shè)備過熱問題(長期以來的重大挑戰(zhàn))，只會隨著封裝技術(shù)的進步變得更加復雜。

緯穎科技公司總裁張順來(Sunlai Chang)表示，上下游產(chǎn)業(yè)鏈需要共同努力，以更有效的方式改善散熱問題。緯穎科技近年來一直在開發(fā)浸沒式冷卻解決方案，因為芯片產(chǎn)生的熱量不再能夠通過風扇單獨去除，液體冷卻技術(shù)也接近極限。張順來表示，將整個主板與電子元件冷卻劑一起浸沒將是未來的散熱方式。

“目前用于半導體器件的封裝技術(shù)尚未針對浸沒式冷卻進行優(yōu)化設(shè)計?！睆堩榿肀硎?，他期待與封裝行業(yè)的伙伴公司合作開發(fā)新解決方案。

共封裝光學(CPO)將成為優(yōu)化能耗的關(guān)鍵

思科系統(tǒng)技術(shù)和質(zhì)量部門副總裁薛捷認為，由于負責數(shù)據(jù)傳輸?shù)?I/O 單元也是一個重要的散熱來源，因此持續(xù)提升計算性能、增加 I/O 帶寬，以及降低 I/O 能耗將變得更具挑戰(zhàn)性。薛捷表示：“互聯(lián)網(wǎng)數(shù)據(jù)量的增長沒有上限，而對網(wǎng)通芯片的 I/O 帶寬要求也越來越高。但事實上，傳統(tǒng)的傳輸介質(zhì)不再能夠以可接受的能耗水平承載如此大量的數(shù)據(jù)。由共封裝光學(CPO)，如硅光，支持的網(wǎng)通 ASIC 芯片正在成為主要趨勢?！?

共封裝光學是一種典型的異構(gòu)集成，它通過先進的封裝技術(shù)集成了使用 CMOS 工藝的邏輯單元和用特殊工藝制成的光學元件，使芯片開發(fā)者不僅可以獲得更大的通信帶寬，還能夠大幅降低數(shù)據(jù)的傳輸能耗。

臺積電講解最新的 CoWoS 解決方案

全球最大的半導體芯片代工廠臺積電分享了其 CoWoS(Chip-On-Wafer-On-Substrate)技術(shù)的最新發(fā)展。臺積電 APTS/NTM 部門總監(jiān) Shin-Puu Jeng 表示，臺積電幾年前就開始研發(fā) CoWoS 先進封裝技術(shù)，以滿足 HPC 客戶的需求，目前臺積電已能夠提供 CoWoS 產(chǎn)品系列。

Jeng 表示臺積電的 CoWoS 客戶有不同的需求。有的客戶看重性能，有的客戶想要高密度線路或更高的成本效益。例如，最初使用硅轉(zhuǎn)接板的 CoWoS，后來升級為擁有更佳響應(yīng)速度、由低阻抗線路帶來更低能耗的 CoWoS-R，這個過程用有機轉(zhuǎn)接板取代了硅轉(zhuǎn)接板。通過裝配去耦電容無源元件，芯片的集成度可再創(chuàng)新高，這也使得 CoWoS-R 成為高能耗系統(tǒng)集成的理想選擇。

設(shè)備和材料廠商專注于混合鍵合，并推出多種解決方案

混合鍵合是一個特別熱門的話題，幾乎所有先進封裝廠商都在利用該工藝來盡可能縮小片內(nèi)互連和鍵合，以滿足先進封裝中互連密度的極致要求。雖然今天在大規(guī)模生產(chǎn)中可以使用混合鍵合，但仍有許多技術(shù)問題需要解決。

解決混合鍵合技術(shù)帶來的挑戰(zhàn)將擁有廣闊市場機遇，提供解決方案的開發(fā)者也會因此獲益匪淺。身處半導體制造行業(yè)不同環(huán)節(jié)的解決方案和服務(wù)提供商(涵蓋從設(shè)備、材料、測試到測量等領(lǐng)域)都提出了新穎有趣的混合鍵合工藝解決方案。