-
單色光LED的種類、發(fā)展歷史及應(yīng)用
1、單色光LED的種類以及單色光LED的發(fā)展歷史本文主要針對單色光LED的種類、發(fā)展歷史及應(yīng)用進(jìn)行簡要介紹。單色光LED最早應(yīng)用半導(dǎo)體P-N結(jié)發(fā)光原理制成的LED光源問世于20世紀(jì)60年代初。當(dāng)時所用的材料是GaAsP，發(fā)紅光(&
-
富士通半導(dǎo)體交付55nm創(chuàng)新方案
解本土IC設(shè)計之“渴”近來中國IC市場的最重磅新聞要屬大小“M”——臺灣聯(lián)發(fā)科(MTK)和晨星半導(dǎo)體(MStar)宣布合并。“M兄弟”的聯(lián)手對已跨入“1億美元俱樂部”的少
-
富士通半導(dǎo)體交付55nm創(chuàng)新方案
富士通半導(dǎo)體交付55nm創(chuàng)新方案 解本土IC設(shè)計之“渴” 近來中國IC市場的最重磅新聞要屬大小“M”——臺灣聯(lián)發(fā)科(MTK)和晨星半導(dǎo)體(MStar)宣布合并?！癕兄弟”的聯(lián)手對已跨入“1億美元俱樂部”的少數(shù)剛崛起的大陸
-
富士通半導(dǎo)體交付55nm創(chuàng)新方案，解本土IC設(shè)計之“渴”
近來中國IC市場的最重磅新聞要屬大小“M”——臺灣聯(lián)發(fā)科(MTK)和晨星半導(dǎo)體（MStar）宣布合并。“M兄弟”的聯(lián)手對已跨入“1億美元俱樂部”的少數(shù)剛崛起的大陸本土IC設(shè)計公司
-
如何提高G652D光纖宏彎損耗測試效率
光纖宏彎損耗測試，在國家標(biāo)準(zhǔn)GB/T9771.3-2008中描述為：光纖以30mm半徑松繞100圈，在1625nm測得的宏彎損耗應(yīng)不超過0.1dB。而注2中描述：為了保證彎曲損耗易于測量和測量準(zhǔn)確度，可用1圈或幾圈小半徑環(huán)光纖代替100圈
-
英特爾開始7nm和5nm制程工藝研究
英特爾制程工藝路線圖。北京時間5月17日消息，英特爾(微博)CEO保羅·歐德寧(Paul Otellini)表示，英特爾已開始對7納米和5納米制程技術(shù)的研究。此外，英特爾目前計劃在美國俄勒岡、亞利桑那和愛爾蘭的工廠中部
-
Intel已開始研發(fā)7nm及5nm工藝
IntelCEOPaulOtellini近日對投資者透露，半導(dǎo)體巨頭已經(jīng)開始了7nm、5nm工藝的研發(fā)工作，這也是Intel第一次官方披露后10nm時代的遠(yuǎn)景規(guī)劃。他說：“我們的研究和開發(fā)是相當(dāng)深遠(yuǎn)的，我是說(未來)十年?！卑凑章肪€圖，2
-
Intel已開始研發(fā)7nm、5nm制程
Intel CEO Paul Otellini近日對投資者透露，半導(dǎo)體巨頭已經(jīng)開始了7nm、5nm工藝的研發(fā)工作，這也是Intel第一次官方披露后10nm時代的遠(yuǎn)景規(guī)劃。他說：“我們的研究和開發(fā)是相當(dāng)深遠(yuǎn)的，我是說(未來)十年?！卑凑章肪€圖
-
Intel已開始研發(fā)7nm、5nm工藝
Intel CEO Paul Otellini近日對投資者透露，半導(dǎo)體巨頭已經(jīng)開始了7nm、5nm工藝的研發(fā)工作，這也是Intel第一次官方披露后10nm時代的遠(yuǎn)景規(guī)劃。他說：“我們的研究和開發(fā)是相當(dāng)深遠(yuǎn)的，我是說(未來)十年。”
-
Intel已開始研發(fā)7nm及5nm工藝
Intel CEO Paul Otellini近日對投資者透露，半導(dǎo)體巨頭已經(jīng)開始了7nm、5nm工藝的研發(fā)工作，這也是Intel第一次官方披露后10nm時代的遠(yuǎn)景規(guī)劃。他說：“我們的研究和開發(fā)是相當(dāng)深遠(yuǎn)的，我是說(未來)十年。”
-
Intel已開始研發(fā)7nm、5nm工藝
Intel已開始研發(fā)7nm、5nm工藝
-
中芯國際：2013年中28nm工藝基本完成
問：貴公司的工藝計劃是什么？ 答：在先進(jìn)制程方面，中芯也有人也在自問：我們是不是不再搞先進(jìn)工藝？這是不對的。先進(jìn)工藝我們還要搞，28nm正在做，準(zhǔn)備在2013年第二季度末、第三季度初就把28nm工藝基本完成。然后
-
臺積電：10年內(nèi)微縮至5nm沒問題
摩爾定律(Moore"sLaw)極限浮現(xiàn)與18吋晶圓世代來臨，將是半導(dǎo)體產(chǎn)業(yè)兩項(xiàng)大革命，全球半導(dǎo)體廠都在思索未來趨勢，臺積電技術(shù)長孫元成20日指出，摩爾定律未必走不下去，只要與3DIC技術(shù)相輔相成，朝省電、體積小等特性鉆
-
光纖宏彎損耗測試方法介紹
光纖宏彎損耗測試，在國家標(biāo)準(zhǔn)GB/T9771.3-2008中描述為：光纖以30mm半徑松繞100圈，在1625nm測得的宏彎損耗應(yīng)不超過0.1dB。 而注2中描述：為了保證彎曲損耗易于測量和測量準(zhǔn)確度，可用1圈或幾圈小半徑環(huán)光纖代替
-
延遲和錯誤率令固態(tài)硬盤前景蒙上陰影
加州大學(xué)和微軟的研究發(fā)現(xiàn)，隨著芯片尺寸縮小，NAND Flash記憶體會出現(xiàn)顯著的性能退化。當(dāng)電路尺寸從今天的25nm縮小到6.5nm，SSD的延遲會增加一倍。加州大學(xué)的研究生Laura Grupp說，他們測試了7家SSD供應(yīng)商的45種不同
-
力旺加速布局65/55nm制程 攻高階CE市場
力旺電子(eMemory)日前宣布，其單次可程序(one time programmable, OTP)內(nèi)存技術(shù)已于一線晶圓代工廠65納米制程平臺通過可靠度驗(yàn)證，進(jìn)入量產(chǎn)階段；另外，多次可程序(multiple times programmable, MTP)內(nèi)存技術(shù)則同步
-
力旺加速布局65/55nm制程 攻高階CE市場
力旺電子(eMemory)日前宣布，其單次可程序(one time programmable, OTP)內(nèi)存技術(shù)已于一線晶圓代工廠65納米制程平臺通過可靠度驗(yàn)證，進(jìn)入量產(chǎn)階段;另外，多次可程序(multiple times programmable, MTP)內(nèi)存技術(shù)則同步
-
55nm創(chuàng)新工藝震動消費(fèi)類終端ASIC設(shè)計服務(wù)市場
近日，在西安舉辦的2011中國半導(dǎo)體行業(yè)協(xié)會集成電路設(shè)計分會年會上，富士通半導(dǎo)體宣布其ASIC/COT業(yè)務(wù)部將在明年陸續(xù)推出兩套創(chuàng)新的55nm標(biāo)準(zhǔn)單元，可幫助中國便攜消費(fèi)類終端IC設(shè)計公司以65nm的成本水平實(shí)現(xiàn)功耗大幅降
-
55nm創(chuàng)新工藝震動消費(fèi)類終端ASIC設(shè)計服務(wù)市場
兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費(fèi)終端ASIC設(shè)計意義重大。近日，在西安舉辦的2011中國半導(dǎo)體行業(yè)協(xié)會集成電路
-
55nm創(chuàng)新工藝震動消費(fèi)類終端ASIC設(shè)計服務(wù)市場
兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費(fèi)終端ASIC設(shè)計意義重大。近日，在西安舉辦的2011中國半導(dǎo)體行業(yè)協(xié)會集成電路
