www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > EDA > 電子設(shè)計自動化
[導讀]摘要 網(wǎng)絡(luò)下載器作為航天計算機地面檢測系統(tǒng)的重要組成部分,發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計思路,給出了硬件模塊的設(shè)計原理圖。并在PCB設(shè)計中,對于LVDS接口、高速總線以及疊層的設(shè)計中給出

摘要 網(wǎng)絡(luò)下載器作為航天計算機地面檢測系統(tǒng)的重要組成部分,發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計思路,給出了硬件模塊的設(shè)計原理圖。并在PCB設(shè)計中,對于LVDS接口、高速總線以及疊層的設(shè)計中給出了應(yīng)用參考,保證了系統(tǒng)硬件的可靠性,且在實際應(yīng)用中取得了穩(wěn)定的性能表現(xiàn)。

關(guān)鍵詞 LVDS;通用下載器;FPGA

隨著航天技術(shù)的發(fā)展,地面檢測設(shè)備作為大系統(tǒng)的重要組成部分,發(fā)揮著重要作用。通用下載器作為測試指令和測試數(shù)據(jù)上傳下發(fā)的重要通道,其可靠性和穩(wěn)定性備受關(guān)注,本文介紹了通用下載器的總體設(shè)計思路,給出了原理圖和PCB的設(shè)計參考,同時在實際測試中驗證了該設(shè)計的可靠性和穩(wěn)定性。

1 系統(tǒng)概述

該設(shè)備主要完成的功能是將70 Mbit的數(shù)據(jù)包通過網(wǎng)口分包發(fā)送給接收設(shè)備,并發(fā)送控制數(shù)據(jù)給接收設(shè)備,從而接收來自接收設(shè)備的狀態(tài)數(shù)據(jù)。

整個設(shè)備主要由ARM芯片和FPGA芯片組成,ARM芯片采用三星2440,F(xiàn)PGA選用Xilinx的Xilinx Spartan6系列FPGA,型號為XC6SLX45F484,將FPGA掛在ARM的RAM接口下,其接口帶寬可達133 M/5x4 Byte=106 MByte,通過100 Mbit·s-1以太網(wǎng)網(wǎng)卡與PC上位機通信,通過LVDS接口來完成與下位機的數(shù)據(jù)和控制信息交互。

FPGA通過一個FIFO接收ARM發(fā)送的數(shù)據(jù),寫使能信號(fifo_wren)由ARM發(fā)送的片選信號(nce)和寫使能(nwe)控制,當?shù)刂沸盘枮?,nce和nwe同時有效時,F(xiàn)IFO被寫入數(shù)據(jù)(16位寬)。FIFO讀使能由FIFO空信號(fifo_empt_w)控制,當FIFO有數(shù)據(jù)寫入時,F(xiàn)IFO空信號(fifo_empt_w)由低變高,觸發(fā)讀使能,數(shù)據(jù)被讀出,并經(jīng)LVDS后進入下位機。

FPGA通過另一個FIFO接收下位機發(fā)送的數(shù)據(jù),寫使能信號(lvds_en_in)由下位機控制,使能信號為高后,下位機提供寫時鐘(lv_clk_in_ wire),數(shù)據(jù)(8位寬)被寫入FIFO。FIFO讀使能(fifo_rden)由ARM發(fā)送的片選信號(nce)和寫使能信號(noe)控制,當FIFO有數(shù)據(jù)寫入時,F(xiàn)IFO空信號(fifo_r_empt_w)由低變高,ARM檢測到此信號后使能nce和noe,并給出讀時鐘,F(xiàn)IFO數(shù)據(jù)被讀出。

ARM通過100 MBIT網(wǎng)口接收上位機發(fā)送的TCP/IP數(shù)據(jù)包,ARM將其解包使數(shù)據(jù)內(nèi)容通過ARM的RAM口發(fā)送給FPGA,而FPGA將數(shù)據(jù)包通過LVDS接口發(fā)送給接收設(shè)備。

下載器通過LVDS口接收來自接收設(shè)備發(fā)送的狀態(tài)數(shù)據(jù)包并緩存至FIFO中,接收完一幀后給ARM發(fā)送中斷信號,ARM接收到中斷信號通過RAM接口讀取FPGA FIFO中的狀態(tài)數(shù)據(jù)包并打包成TCP/IP數(shù)據(jù)包并通過100 Mbit網(wǎng)口發(fā)送給上位機。

2 原理圖設(shè)計

2.1 電源設(shè)計

系統(tǒng)采用5 V直流供電,F(xiàn)PGA需要1.2 V的核心電壓,2.5 V的VCCAUX電壓,3.3 V的bank電壓,RAM板與LVDS接口芯片sn551vds31/32均使用3.3 V電壓供電,同時保證各個電壓等級互不影響,采用5 V直接產(chǎn)生1.2 V,2.5 V和3.3 V電壓的方式,其中FPGA的1.2 V核心電壓采用開關(guān)電源LM2852,保證供電電壓的精度,提高了電源效率,2.5 V和3.3 V電流預(yù)估較大,為滿足系統(tǒng)長時間工作的散熱,使用TI的電源模塊pth04070。

2.2 網(wǎng)絡(luò)接口設(shè)計

網(wǎng)絡(luò)接口使用DM9000芯片以及網(wǎng)絡(luò)接口芯片HR911103A組成,DM9000是一個全集成、功能強、性價比高的快速以太網(wǎng)MAC層控制器。其帶有一個通用處理器接口、EEPROM接口、10/100 PHY和16 kB的SRAM(其中13 kB用來接收FIFO,3 kB用來發(fā)送FIFO)。電源模塊采用單一電源,可分別兼容3.3 V和5 V的IO接口電平。設(shè)計采用3.3 V電源供電,保證了系統(tǒng)的穩(wěn)定性,100 m網(wǎng)口雙向通信帶寬為50 Mbit·s-1(6 MByte /s)。DM9000和2440連接了16條數(shù)據(jù)線,1條地址線,唯一地址線用于判斷數(shù)據(jù)線傳輸?shù)氖堑刂坊蚴菙?shù)據(jù),所以這16條數(shù)據(jù)線為數(shù)據(jù)和地址復用,如圖4所示。

2.3 LVDS接口設(shè)計

LVDS:Low Voltage Differential Signaling,低電壓差分信號。LVDS傳輸支持速率一般在155 Mbit·s-1以上。LVDS是一種低擺幅的差分信號技術(shù),其使得信號能在差分PCB線對或平衡電纜上以幾百Mbit·s-1的速率傳輸,其低壓幅和低電流驅(qū)動輸出實現(xiàn)了低噪聲和低功耗。 IEEE在兩個標準中對LVDS信號進行了定義。ANSI/TIA/EIA-644中,推薦最大速率為655 Mbit·s-1。設(shè)計采用了LVDS接口發(fā)送芯片sn551vds 31和接收芯片sn55lvds32,其中發(fā)送部分采用50 Ω的串聯(lián)匹配,電阻精度選擇為1%,保證終端匹配電阻的精度。

3 PCB設(shè)計

系統(tǒng)PCB設(shè)計需注意疊層設(shè)計,ARM和FPGA間高速總線的設(shè)計以及LVDS總線的阻抗匹配及信號約束問題。

根據(jù)TI的參考手冊,通常的疊層結(jié)構(gòu)為LVDS信號層、電源層(分割成LVDS電平電源和TTL電平電源)、地層(分割成LVDS電平地和TTL電平地)和TTL信號層,如圖7所示。

但在實際設(shè)計中,由于疊層的設(shè)計,不可能單獨列出較多層,對于TTL和LVDS信號的地層也無需進行分割,因其會破壞地層的完整性,在確保完整地的情況下,可對其他地層TTL和LVDS信號分割??傊诒WC地層完整的情況下,使LVDS信號和TTL信號盡量分離,最好是在不同的層進行布線。在本PCB板的設(shè)計中,使用6層疊層結(jié)構(gòu):TOP-GND1-INNER-POWER-GND2-BOTTOM,其中TOP和BOTTOM層走LVDS信號,INNER和GND2走LVTTL信號,這樣既保持了信號的分層,也保持了完整的信號回流路徑。

LVDS信號頻率可達600 MHz以上,所以差分線要求嚴格等長,差分對內(nèi)最好不超過10 mil(0.254mm),若頻率低于600 MHz,該約束值可適當放寬,但上限不能超過75 mil。不同LVDS對間的布線最大差值不超過200 mil。文中在Cadence16.3的約束設(shè)置中,具體設(shè)置如下。

差分阻抗的不匹配會產(chǎn)生反射,有10%的阻抗不匹配便會產(chǎn)生5%的反射,所以需根據(jù)不同的情況進行不同的匹配控制。LVDS信號的差分特性阻抗為100 Ω,對于LVDS信號發(fā)射端(TX),采用差分對各自串聯(lián)精度為1%的50 Ω電阻進行匹配,這樣既保持了信號傳輸?shù)墓β室?,又滿足了阻抗控制的要求。

4 實測結(jié)果

下載器性能實測時,將LVDS接口接收和發(fā)送部分回環(huán)連接,可使用網(wǎng)絡(luò)調(diào)試助手發(fā)送55 AA組成的1 032 Byte的數(shù)據(jù)包,測試下載器的功能。結(jié)果如圖10所示,從圖中可看到,下載器穩(wěn)定的收發(fā)數(shù)據(jù)。

5 結(jié)束語

設(shè)計的網(wǎng)絡(luò)下載器FPGA在信號處理中的優(yōu)勢和ARM芯片在網(wǎng)絡(luò)通信中的優(yōu)勢相結(jié)合,在PCB設(shè)計中對于LVDS接口的阻抗、高速線時序以及疊層進行了設(shè)計,較好地保證了系統(tǒng)硬件的可靠性,并在實際使用中達到了良好的效果。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉