基于VHDL的通信編碼波形的設(shè)計與仿真

SDRAM接口的VHDL設(shè)計

RAM(隨機(jī)存取存儲器　是一種在電子系統(tǒng)中應(yīng)用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導(dǎo)體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM?(Dynamic RAM，即動態(tài)RAM

基于FPGA自適應(yīng)數(shù)字頻率計的設(shè)計

介紹一種以FPGA(Field Programmable Gate Array)為核心，基于硬件描述語言VHDL的數(shù)字頻率計設(shè)計與實(shí)現(xiàn)。在介紹頻率測量的原理和測量方法的基礎(chǔ)上，針對所設(shè)計的頻率計需簡單易用的要求，采用FPGA和簡單的外圍電路使系統(tǒng)具有體積小、可靠性高、靈活性強(qiáng)及價格低廉等特點(diǎn)，同時還具有易于升級的特點(diǎn)。

基于CPLD的測試系統(tǒng)接口設(shè)計

介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測試系統(tǒng)接口，通過時cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性，簡單介紹了vHDL在CPLD設(shè)計中的應(yīng)用。實(shí)驗(yàn)證明用CPLD實(shí)現(xiàn)的電路具有集成度高、靈活性強(qiáng)、可靠性高、易于升級和擴(kuò)展等特點(diǎn)。給出了主要電路圖和時序仿真圖。

基于VHDL邏輯電路設(shè)計與應(yīng)用

隨著集成電路技術(shù)的高速發(fā)展，VHDL已成為設(shè)計數(shù)字硬件時常用的一種重要手段。介紹EDA技術(shù)及VHDL語言特點(diǎn)，以串行加法器為例，分析串行加法器的工作原理，提出了一種基于VHDL語言的加法器設(shè)計思路，給出串行加法器VHDL源代碼，并在MAX+PLUSII軟件上進(jìn)行仿真通過。

基于FPGA的Petri網(wǎng)的硬件實(shí)現(xiàn)

Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具，Petri網(wǎng)的硬件實(shí)現(xiàn)將為并行控制器的設(shè)計提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中，研究了基本Petri網(wǎng)和時延Petrii網(wǎng)的硬件實(shí)現(xiàn)，用VHDL語言分別建立了庫所和變遷元件。最后給出了一個時延Petri網(wǎng)系統(tǒng)實(shí)例，通過調(diào)用元件庫中的Petri網(wǎng)元件，繪制了系統(tǒng)電路圖，仿真結(jié)果證明了Petri網(wǎng)元件設(shè)計的正確性。

IC設(shè)計工程師需要這樣牛X的知識架構(gòu)

剛畢業(yè)的時候，我年少輕狂，以為自己已經(jīng)可以獨(dú)當(dāng)一面，廟堂之上所學(xué)已經(jīng)足以應(yīng)付業(yè)界需要。然而在后來的工作過程中，我認(rèn)識了很多牛人，也從他們身上學(xué)到了很多，從中總結(jié)

FPGA在數(shù)字式心率計中的電路組成及工作原理

心率計是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；

一種多開關(guān)結(jié)構(gòu)的固態(tài)功控系統(tǒng)的設(shè)計開發(fā)

1 引言隨著電子技術(shù)和計算機(jī)技術(shù)的迅猛發(fā)展,國內(nèi)開展先進(jìn)飛機(jī)配電系統(tǒng)研究的技術(shù)手段已比國外八十年代好得多, 對固態(tài)功控系統(tǒng)研究,就是基于目前飛機(jī)配電系統(tǒng)的發(fā)展應(yīng)運(yùn)而生

基于VHDL的嵌入式單總線控制器設(shè)計

DS1820是美國DALLAS公司生產(chǎn)的一種單總線(1-wire)數(shù)字溫度傳感器，采用1-wire總線通信協(xié)議。具有獨(dú)特的單總線通信方式以及較高的測量精度，從而獲得了廣泛應(yīng)用。參考文獻(xiàn)[1

EDA技術(shù)在數(shù)字電路設(shè)計方案中的影響

隨著科學(xué)研究與技術(shù)開發(fā)市場化，采用傳統(tǒng)電子設(shè)計手段在較短時間內(nèi)完成復(fù)雜電子系統(tǒng)設(shè)計，已經(jīng)越來越難完成了。EDA(EleCTRonICs Design Automation)技術(shù)是隨著集成電路和

任意數(shù)值分頻器的FPGA實(shí)現(xiàn)

摘要：本文介紹了一種基于FPGA的多數(shù)值分頻器的設(shè)計，該分頻器可以實(shí)現(xiàn)占空比及分頻系數(shù)可調(diào)，其分頻數(shù)值可以是整數(shù)、小數(shù)和分?jǐn)?shù)。文章給出了使用Altera公司的Cyelon eII系

基于單片機(jī)+FPGA的多軸運(yùn)動控制卡設(shè)計

摘要：基于曲面線接觸加工中全軟件數(shù)控系統(tǒng)實(shí)現(xiàn)多軸運(yùn)動控制的目的，介紹了一種基于單片機(jī)+FPGA的多軸運(yùn)動控制卡的設(shè)計方法，該卡可以實(shí)現(xiàn)五軸控制。采用模塊化的設(shè)計思想設(shè)

基于EDA技術(shù)的電子設(shè)計要點(diǎn)

數(shù)字化是電子設(shè)計發(fā)展的必然趨勢，EDA 技術(shù)綜合了計算機(jī)技術(shù)、集成電路等在不斷向前發(fā)展，給電子設(shè)計領(lǐng)域帶來了一種全新的理念。本文筆者首先簡單對EDA 技術(shù)的概念做了一個

基于VHDL的嵌入式單總線控制器設(shè)計

DS1820是美國DALLAS公司生產(chǎn)的一種單總線(1- wire)數(shù)字溫度傳感器，采用1-wire總線通信協(xié)議。具有獨(dú)特的單總線通信方式以及較高的測量精度，從而獲得了廣泛應(yīng)用。參考文獻(xiàn)

基于FPGA的天線選通電路設(shè)計

某定向設(shè)備采用多普勒效應(yīng)測向原理，即當(dāng)天線振子做圓周運(yùn)動時，天線振子本身與目標(biāo)信號源就會產(chǎn)生相對速度，使振子感應(yīng)到的信號產(chǎn)生了多普勒頻移，通過對振子感應(yīng)信號相位的處理，從而達(dá)到測向的目的。而為了提高天

對 Verilog 和 VHDL 說再見！

上周我跟我同事說，“ 兩種語言阻礙了嵌入式系統(tǒng)開發(fā)人員和軟件工程師借助Zynq SOCs來提升系統(tǒng)性能。”那就是“Verilog” 和 “VHDL”正如期待那樣，這已經(jīng)得到了解決—因?yàn)镾D

用于VHDL的DRAM控制器設(shè)計

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產(chǎn)

CPLD電梯運(yùn)行控制器VHDL

西安航空職業(yè)技術(shù)學(xué)院 李軍法1 引言隨著社會的發(fā)展。使用電梯越來越普遍，已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等多種建筑中，并且對電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的

簡易通用型PCI接口的VHDL-CPLD設(shè)計

用CPLD設(shè)計所構(gòu)成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點(diǎn)，是一種行之有效的設(shè)計途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用CPLD設(shè)計PCI 常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進(jìn)行模擬仿真時，