-
如何滿足高性能PCB的設(shè)計(jì)要求
高性能的PCB設(shè)計(jì)離不開先進(jìn)的EDA工具軟件的支撐。Cadence的PSD系列在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，其前后仿真模塊，確保信號(hào)質(zhì)量，提升產(chǎn)品的一次成功率；其物理、電氣規(guī)則的使用，可智能化的實(shí)現(xiàn)諸如差分布線、等長(zhǎng)控
-
DFM系統(tǒng)--PCB可制造性設(shè)計(jì)分析
中心議題： 可制造性設(shè)計(jì)（DFM）流程 可制造性設(shè)計(jì)（DFM）工具 解決方案： 產(chǎn)品PCB制作 產(chǎn)品零部件組裝 產(chǎn)品成品測(cè)試 “DFM”-一個(gè)由三個(gè)字母組成的縮寫，其意義依據(jù)你在設(shè)計(jì)及制造
-
DFM會(huì)議：“在設(shè)計(jì)中無法考慮這么多制造問題”
“STS Satellite Session DFM”剛開始后的會(huì)場(chǎng)攝影：Tech-On!。（點(diǎn)擊放大） 在“SEMICON Japan 2011”（幕張Messe會(huì)展中心）的最后一天12月9日，作為“SEMI技術(shù)研討會(huì)（STS） 2011”的30周年策劃之一，舉辦了“S
-
富士通將DFM技術(shù)用于其28納米ASIC與混合信號(hào)設(shè)計(jì)
2011年9月19日 — 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，今天宣布富士通半導(dǎo)體有限公司已經(jīng)采用Cadence® 簽收可制造性設(shè)計(jì) (DFM) 技術(shù)，用于其復(fù)雜的28納米ASIC及系統(tǒng)級(jí)芯片（SoC
-
思源客制化布局系統(tǒng)進(jìn)軍臺(tái)積電28奈米設(shè)計(jì)參考流程
IC設(shè)計(jì)軟體供應(yīng)商思源科技 (SpringSoft)宣布，該公司Laker客制化布局系統(tǒng)已獲選進(jìn)入臺(tái)積電 (TSMC) 28奈米 (nm)類比與混合訊號(hào)(AMS)設(shè)計(jì)參考流程Reference Flow 2.0 ，以及數(shù)位設(shè)計(jì)參考流程Reference Flow 12.0 中。
-
臺(tái)積電28納米設(shè)計(jì)生態(tài)系統(tǒng)已就緒
晶圓代工大廠臺(tái)積電(TSMC)宣布，已順利在開放創(chuàng)新平臺(tái)(Open Innovation Platform)上，建構(gòu)完成28納米設(shè)計(jì)生態(tài)系統(tǒng)，同時(shí)客戶采用臺(tái)積電開放創(chuàng)新平臺(tái)所規(guī)劃的28納米新產(chǎn)品設(shè)計(jì)定案(tape out)數(shù)量，已經(jīng)達(dá)到89個(gè)。
-
臺(tái)積電于開放創(chuàng)新平臺(tái)完成28奈米設(shè)計(jì)生態(tài)環(huán)境建構(gòu)
晶圓代工大廠臺(tái)積電(TSMC)宣布，已順利在開放創(chuàng)新平臺(tái)(Open Innovation Platform)上，建構(gòu)完成 28奈米設(shè)計(jì)生態(tài)環(huán)境，同時(shí)客戶采用臺(tái)積電開放創(chuàng)新平臺(tái)所規(guī)劃的28奈米新產(chǎn)品設(shè)計(jì)定案(tape out)數(shù)量，已經(jīng)達(dá)到89個(gè)。 臺(tái)
-
臺(tái)積電轉(zhuǎn)包DFM EDA廠商Cadence接手
EETimes 8日?qǐng)?bào)導(dǎo)，臺(tái)積電(2330)將強(qiáng)化與電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)供應(yīng)商Cadence Design Systems Inc.的合作關(guān)系，根據(jù)雙方簽訂的協(xié)議，Cadence將以服務(wù)模式提供易制性設(shè)計(jì)(DFM)之專業(yè)技術(shù)與科技給臺(tái)積電客戶。Cadence
-
通孔插裝PCB的DFM可制造性設(shè)計(jì)
本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來講具有普遍性，但不一定在任何情況下都適用，不過，對(duì)于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來說相信還是有一定的幫助?！ ?、排版與布局 在設(shè)計(jì)
-
CAM350中關(guān)于DFM檢驗(yàn)應(yīng)用
這些功能大部分都集中在Analysis菜單下。 1. Silk to Solder Spacing 這是軟件自動(dòng)檢驗(yàn)絲印層與阻焊層間距的功能。Analysis -> Silk to Solder Spacing就會(huì)彈出“Check Silkscreen”對(duì)話框?！ ∈紫?/p>
-
GlobalFoundries宣布其28納米制程服務(wù)已準(zhǔn)備就緒
晶圓代工業(yè)者GlobalFoundries與其EDA、IP供貨商伙伴共同宣布，已經(jīng)完成28納米CMOS制程的數(shù)字設(shè)計(jì)流程驗(yàn)證；該制程命名為“超低功耗(superlowpower，SLP)”，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(high-kmetal
-
GlobalFoundries宣布其28納米制程服務(wù)已準(zhǔn)備就緒
晶圓代工業(yè)者 GlobalFoundries 與其 EDA 、IP供貨商伙伴共同宣布，已經(jīng)完成 28納米 CMOS制程的數(shù)字設(shè)計(jì)流程驗(yàn)證；該制程命名為“超低功耗(super low power，SLP)”，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(hig
-
GlobalFoundries宣布其28奈米制程服務(wù)已準(zhǔn)備就緒
晶圓代工業(yè)者 GlobalFoundries 與其 EDA 、IP供應(yīng)商夥伴共同宣布，已經(jīng)完成 28奈米 CMOS制程的數(shù)位設(shè)計(jì)流程驗(yàn)證；該制程命名為「超低功耗(super low power，SLP)」，包含閘優(yōu)先(gate-first)的高介電金屬閘極堆疊(hi
-
中芯國(guó)際采用Cadence公司 DFM 和低功耗硅技術(shù)
全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司，今天宣布中國(guó)最大的半導(dǎo)體晶圓廠中芯國(guó)際集成電路制造有限公司，已經(jīng)將Cadence® Silicon Realization產(chǎn)品作為其65納米參考流程4.1版本(Reference Flow 4.1)可制造
-
高性能PCB的設(shè)計(jì)要求
高性能的PCB設(shè)計(jì)離不開先進(jìn)的EDA工具軟件的支撐。Cadence的PSD系列在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，其前后仿真模塊，確保信號(hào)質(zhì)量，提升產(chǎn)品的一次成功率；其物理、電氣規(guī)則的使用，可智能化的實(shí)現(xiàn)諸如差分布線、等長(zhǎng)控
-
利用LTCC的DFM方法來實(shí)現(xiàn)一次設(shè)計(jì)成功
低溫共燒陶瓷(LTCC)電路技術(shù)支持緊湊型多層設(shè)計(jì)并被廣泛用于無線應(yīng)用，特別是在RF模塊和包內(nèi)系統(tǒng)(SiP)設(shè)計(jì)中。相對(duì)于層壓技術(shù)，它具有一系列優(yōu)勢(shì)，盡管其工藝與層壓印刷電路板材料的處理工藝類似。其典型好處是較低的
-
PCB可制造性設(shè)計(jì)分析（DFM系統(tǒng)）
中心議題： 可制造性設(shè)計(jì)（DFM）流程 可制造性設(shè)計(jì)（DFM）工具 解決方案： 產(chǎn)品PCB制作 產(chǎn)品零部件組裝 產(chǎn)品成品測(cè)試 “DFM”-一個(gè)由三個(gè)字母組成的縮寫，其意義依據(jù)你在設(shè)計(jì)及制造流程鏈中所扮演的角色不同而不同
-
臺(tái)積電采用TLM導(dǎo)向設(shè)計(jì)與驗(yàn)證、3D IC設(shè)計(jì)與完善整合DFM功能
益華計(jì)算機(jī)(Cadence)宣布，TLM (transaction-level modeling)導(dǎo)向設(shè)計(jì)與驗(yàn)證、3D IC設(shè)計(jì)實(shí)現(xiàn)以及整合DFM等先進(jìn)CadenceR設(shè)計(jì)技術(shù)與流程，已經(jīng)融入臺(tái)積電設(shè)計(jì)參考流程11.0版中。 Cadence的技術(shù)有助于28奈米TLM到GD
-
Mentor Graphics和SMIC共商65nm的DFM設(shè)計(jì)
IC設(shè)計(jì)一直以來都遵循著相對(duì)固定的流程，芯片設(shè)計(jì)者完成設(shè)計(jì)后，就將方案交給了晶圓廠生產(chǎn)，自己并不會(huì)直接參與芯片的制造過程。隨著工藝節(jié)點(diǎn)的進(jìn)步，半導(dǎo)體制程和工藝復(fù)雜度增加，以前可以忽略不計(jì)的誤差可能對(duì)電氣
-
四大EDA高層為本土IC設(shè)計(jì)把脈施良方
Cadence、Synopsys(新思)和Mentor Graphics三大廠商占了全球EDA行業(yè)70%的市場(chǎng)份額。然而，三大廠商背后是上百家各有特色的EDA公司。其中不乏佼佼者，比如SpringSoft(思源)在波形顯示、查錯(cuò)及某些全定制板圖設(shè)計(jì)應(yīng)用上
- 得捷芯聞解碼研習(xí)站第一期：探索能源采集芯片的奧義
- 了解華邦優(yōu)質(zhì)技術(shù)資源， 闖三關(guān)，驗(yàn)證您的內(nèi)存/存儲(chǔ)達(dá)人身份
- ST超低功耗MCU來襲，挑戰(zhàn)趣味游戲，見證STM32U3的電池增壽能力
- PI邀您探索神秘節(jié)能空間，點(diǎn)亮你的專屬“智慧客廳”
- 基恩士新型顯微系統(tǒng)產(chǎn)品“VHX-X1系列”來襲，填寫有獎(jiǎng)問卷
- STM32C0系列MCU新品來襲，更高性能+更低成本，你值得擁有
- 挑戰(zhàn)趣味測(cè)試，驗(yàn)證您是存儲(chǔ)達(dá)人還是內(nèi)存大神
