臺積電于開放創(chuàng)新平臺完成28奈米設計生態(tài)環(huán)境建構
[導讀]晶圓代工大廠臺積電(TSMC)宣布，已順利在開放創(chuàng)新平臺(Open Innovation Platform)上，建構完成 28奈米設計生態(tài)環(huán)境，同時客戶采用臺積電開放創(chuàng)新平臺所規(guī)劃的28奈米新產品設計定案(tape out)數(shù)量，已經達到89個。
臺
晶圓代工大廠臺積電(TSMC)宣布，已順利在開放創(chuàng)新平臺(Open Innovation Platform)上，建構完成 28奈米設計生態(tài)環(huán)境，同時客戶采用臺積電開放創(chuàng)新平臺所規(guī)劃的28奈米新產品設計定案(tape out)數(shù)量，已經達到89個。
臺積電將于美國加州圣地牙哥舉行的年度設計自動化會議(DAC)中，發(fā)表包括設計參考流程12.0版(Reference Flow 12.0)、類比/混合訊號參考流程2.0版(Analog/Mixed Signal Reference Flow 2.0)等多項最新的客制化設計工具，強化既有的開放創(chuàng)新平臺設計生態(tài)環(huán)境。
已經準備就緒的臺積電28奈米設計生態(tài)環(huán)境，可提供包括設計法則檢查(DRC)、布局與電路比較(LVS)及制程設計套件(PDK)的基礎輔助設計；在基礎矽智財方面有標準元件庫(standard cell libraries)及記憶體編譯器 (memory compilers)；另外，此設計架構亦提供USB、 PCI與DDR/LPDDR等標準介面矽智財。
客戶可經由TSMC-online下載這些設計工具與套件；臺積電表示，該公司一直以來在28奈米制程節(jié)點與電子設計自動化(EDA)夥伴密切合作，共同追求設計工具的一致性，改善設計結果。目前EDA主要領導廠商Cadence、Synopsys 與Mentor運用于28奈米晶片上的可制造性設計統(tǒng)一架構(United DFM)便是一個很好的例子。
臺積電參考流程12.0版新增加許多特色，包括可應用于透過矽基板(silicon interposer)及矽穿孔(TSV)技術制造生產的二點五維與三維積體電路(2.5D / 3D IC)、提高28奈米以模型為基礎模擬可制造性設計的速度；此參考流程亦可運用在先進電子系統(tǒng)階層設計(ESL)，整合臺積電的功率、效能及面積制程技術。
另外，此參考流程版本將首次呈現(xiàn)臺積公司20奈米穿透式雙重曝影設計(Transparent Double Patterning)解決方案，持續(xù)累積在創(chuàng)新開放平臺架構下20奈米的設計能力。另外，類比/混合訊號參考流程2.0版本提供先進的多夥伴類比/混合訊號設計流程，協(xié)助處理復雜度與日俱增的28奈米制程效能與設計挑戰(zhàn)，并解決在高階可制造性設計(Superior DFM)與設計規(guī)范限制(RDR)間相容性及可靠性問題。
臺積電將于 DAC大會上發(fā)表的的新技術與設計方案包括：
˙參考流程12.0版及20奈米穿透式雙重曝影
隨著半導體制程技術向前推進，金屬導線厚度愈來愈小，目前微影曝光系統(tǒng)的曝影能力已無法因應20奈米制程技術發(fā)展。然而，雙重曝影(double patterning)這項關鍵技術，使得現(xiàn)行微影技術能夠克服成像解析度的極限，且毋需使用尚未驗證的極紫外光(EUV)微影技術。
臺積電的穿透式雙重曝影解決方案讓系統(tǒng)及晶片設計廠商得以順利邁入20奈米技術，且毋需調整目前的設計方法或參考流程。此項技術已提供給EDA合作夥伴進行相關產品及服務開發(fā)，并已經通過驗證準備上市。
˙2.5D 矽基板
基本上2.5D晶片的設計是由矽基板將多層晶片整合起來，此矽基板可應用于不同的技術。參考流程12.0版在平面規(guī)劃(floorplanning)、配置與繞線(Place & Route)、電阻壓降(IR-drop)及熱分析(thermal analysis)上具備新的設計能力，可同時應用于多個制程及2.5D晶片測試設計。
28奈米功率、效能及DFM設計的強化
在精細幾何技術上，電線及通道電阻的時序降低日益明顯。參考流程12.0版推出強化繞線的方法：將通道數(shù)量減到最小、改變繞線布局、或將電線加寬以減輕電線與通道電阻的沖擊。漏電流增加是因為在28奈米制程上的臨界電壓(threshold voltage)與閘極氧化層(gate Oxide)厚度增加。
多模多角(multi-mode multi-corner)的漏電最佳化可提供不同的電壓選擇及閘極偏壓庫，讓設計者更有效的減少漏電。最后，為了盡量縮短28奈米熱點檢查及修正的設計時間，DFM 資料套件(DDK)加入一具新的「熱點過濾引擎」以提高model-based可制造性設計分析的速度。
˙類比/混合訊號參考流程2.0版
當設計廠商客制化28奈米晶片時，類比/混合訊號參考流程2.0版能幫助確保DFM與 RDR之間的相容性。此參考流程提供正確的設計結構及選擇設定以使用臺積公司的PDK與DFM。
此外，臺積電將累積所學的可靠性與生態(tài)系統(tǒng)夥伴合作，共同推出新穎的方法濾除可能的缺陷。臺積公司和21家開放創(chuàng)新平臺生態(tài)系統(tǒng)夥伴將聯(lián)手展示參考流程12.0版及類比/混合訊號參考流程2.0版的特性與優(yōu)點。
˙射頻參考設計套件3.0版
臺積電將推出最新的射頻設計套件(RF RDK 3.0)給射頻設計廠商使用，該設計套件內建先進的矽相關60GHz毫米波設計套件，也提供客戶創(chuàng)新的方法，透過電磁模擬使用自行選擇的電感器進行設計。
臺積電將于美國加州圣地牙哥舉行的年度設計自動化會議(DAC)中，發(fā)表包括設計參考流程12.0版(Reference Flow 12.0)、類比/混合訊號參考流程2.0版(Analog/Mixed Signal Reference Flow 2.0)等多項最新的客制化設計工具，強化既有的開放創(chuàng)新平臺設計生態(tài)環(huán)境。
已經準備就緒的臺積電28奈米設計生態(tài)環(huán)境，可提供包括設計法則檢查(DRC)、布局與電路比較(LVS)及制程設計套件(PDK)的基礎輔助設計；在基礎矽智財方面有標準元件庫(standard cell libraries)及記憶體編譯器 (memory compilers)；另外，此設計架構亦提供USB、 PCI與DDR/LPDDR等標準介面矽智財。
客戶可經由TSMC-online下載這些設計工具與套件；臺積電表示，該公司一直以來在28奈米制程節(jié)點與電子設計自動化(EDA)夥伴密切合作，共同追求設計工具的一致性，改善設計結果。目前EDA主要領導廠商Cadence、Synopsys 與Mentor運用于28奈米晶片上的可制造性設計統(tǒng)一架構(United DFM)便是一個很好的例子。
臺積電參考流程12.0版新增加許多特色，包括可應用于透過矽基板(silicon interposer)及矽穿孔(TSV)技術制造生產的二點五維與三維積體電路(2.5D / 3D IC)、提高28奈米以模型為基礎模擬可制造性設計的速度；此參考流程亦可運用在先進電子系統(tǒng)階層設計(ESL)，整合臺積電的功率、效能及面積制程技術。
另外，此參考流程版本將首次呈現(xiàn)臺積公司20奈米穿透式雙重曝影設計(Transparent Double Patterning)解決方案，持續(xù)累積在創(chuàng)新開放平臺架構下20奈米的設計能力。另外，類比/混合訊號參考流程2.0版本提供先進的多夥伴類比/混合訊號設計流程，協(xié)助處理復雜度與日俱增的28奈米制程效能與設計挑戰(zhàn)，并解決在高階可制造性設計(Superior DFM)與設計規(guī)范限制(RDR)間相容性及可靠性問題。
臺積電將于 DAC大會上發(fā)表的的新技術與設計方案包括：
˙參考流程12.0版及20奈米穿透式雙重曝影
隨著半導體制程技術向前推進，金屬導線厚度愈來愈小，目前微影曝光系統(tǒng)的曝影能力已無法因應20奈米制程技術發(fā)展。然而，雙重曝影(double patterning)這項關鍵技術，使得現(xiàn)行微影技術能夠克服成像解析度的極限，且毋需使用尚未驗證的極紫外光(EUV)微影技術。
臺積電的穿透式雙重曝影解決方案讓系統(tǒng)及晶片設計廠商得以順利邁入20奈米技術，且毋需調整目前的設計方法或參考流程。此項技術已提供給EDA合作夥伴進行相關產品及服務開發(fā)，并已經通過驗證準備上市。
˙2.5D 矽基板
基本上2.5D晶片的設計是由矽基板將多層晶片整合起來，此矽基板可應用于不同的技術。參考流程12.0版在平面規(guī)劃(floorplanning)、配置與繞線(Place & Route)、電阻壓降(IR-drop)及熱分析(thermal analysis)上具備新的設計能力，可同時應用于多個制程及2.5D晶片測試設計。
28奈米功率、效能及DFM設計的強化
在精細幾何技術上，電線及通道電阻的時序降低日益明顯。參考流程12.0版推出強化繞線的方法：將通道數(shù)量減到最小、改變繞線布局、或將電線加寬以減輕電線與通道電阻的沖擊。漏電流增加是因為在28奈米制程上的臨界電壓(threshold voltage)與閘極氧化層(gate Oxide)厚度增加。
多模多角(multi-mode multi-corner)的漏電最佳化可提供不同的電壓選擇及閘極偏壓庫，讓設計者更有效的減少漏電。最后，為了盡量縮短28奈米熱點檢查及修正的設計時間，DFM 資料套件(DDK)加入一具新的「熱點過濾引擎」以提高model-based可制造性設計分析的速度。
˙類比/混合訊號參考流程2.0版
當設計廠商客制化28奈米晶片時，類比/混合訊號參考流程2.0版能幫助確保DFM與 RDR之間的相容性。此參考流程提供正確的設計結構及選擇設定以使用臺積公司的PDK與DFM。
此外，臺積電將累積所學的可靠性與生態(tài)系統(tǒng)夥伴合作，共同推出新穎的方法濾除可能的缺陷。臺積公司和21家開放創(chuàng)新平臺生態(tài)系統(tǒng)夥伴將聯(lián)手展示參考流程12.0版及類比/混合訊號參考流程2.0版的特性與優(yōu)點。
˙射頻參考設計套件3.0版
臺積電將推出最新的射頻設計套件(RF RDK 3.0)給射頻設計廠商使用，該設計套件內建先進的矽相關60GHz毫米波設計套件，也提供客戶創(chuàng)新的方法，透過電磁模擬使用自行選擇的電感器進行設計。
下載文檔
