如果說此前封裝技術(shù)還被認(rèn)為是歸于產(chǎn)業(yè)鏈后端流程的技術(shù)，現(xiàn)在“時(shí)代變了”。

臺(tái)積電在官網(wǎng)關(guān)于 3D 封裝如此介紹，計(jì)算工作的負(fù)載在過去十年中的發(fā)展可能比前四個(gè)十年都要大。云計(jì)算、大數(shù)據(jù)分析、人工智能 (AI)、神經(jīng)網(wǎng)絡(luò)訓(xùn)練、人工智能推理、先進(jìn)智能手機(jī)上的移動(dòng)計(jì)算甚至自動(dòng)駕駛汽車，都在推動(dòng)計(jì)算向極限發(fā)展。

在這過程中，封裝技術(shù)也被推向了創(chuàng)新的前沿，其對(duì)產(chǎn)品的性能、功能和成本有著至關(guān)重要的影響。也因此，封裝技術(shù)不

因?yàn)橐咔橐蛩兀袠I(yè)熱點(diǎn)大會(huì) Hot Chips 33 在線上展開。臺(tái)積電 Pathfinding for System Integration 副總經(jīng)理余振華主要分享了臺(tái)積電的 chiplet(小芯片)和 3D 封裝技術(shù)。

今天，Hot Chips官方公布了大會(huì)日程，Intel、AMD、NVIDIA、IBM、臺(tái)積電等芯片巨頭將再次輪番登場(chǎng)，講解各家的最新芯片架構(gòu)、封裝技術(shù)，尤其是在半導(dǎo)體工藝提升困難的情況，發(fā)展新型封裝工藝成為共識(shí)。

大會(huì)第一天就是“封裝日”，Intel、臺(tái)積電都會(huì)分享自己的小芯片(chiplets)、3D封裝技術(shù)，Intel還會(huì)介紹一些2.5D、3D封裝產(chǎn)品實(shí)例，AMD則會(huì)闡述自己的3D封裝產(chǎn)品。

余振華介紹了臺(tái)積電 3D Fabric 技術(shù)平臺(tái)的細(xì)節(jié)，該技術(shù)平臺(tái)包含臺(tái)積電前端芯片堆疊 SoIC 技術(shù)和后端先進(jìn)封裝 CoWoS 和 InFO 技術(shù)。

其實(shí)，早于 2020 年，臺(tái)積電就表示已整合旗下 SoIC、InFO 及 CoWoS 等 3D IC 技術(shù)平臺(tái)，并命名為“3D Fabric”。

再是后端流程的“專屬”，晶圓代工巨頭也開始紛紛入局。

環(huán)氧晶片上制備了再分布互連層(RDL)。(InFO- l是指嵌入在InFO包中的模具之間的硅“橋晶片”，用于在RDL金屬化間距上改善模具之間的連接性。)

2.5D CoWoS技術(shù)利用microbump連接將芯片(和高帶寬內(nèi)存堆棧)集成在一個(gè)插入器上。最初的CoWoS技術(shù)產(chǎn)品(現(xiàn)在的CoWoS- s)使用了一個(gè)硅插入器，以及用于RDL制造的相關(guān)硅基光刻;通過硅通道(TSV)提供與封裝凸點(diǎn)的連接。硅插入器技術(shù)提供了改進(jìn)的互連密度，這對(duì)高信號(hào)計(jì)數(shù)HBM接口至關(guān)重要。最近，臺(tái)積電提供了一種有機(jī)干擾器(CoWos-R)，在互連密度和成本之間進(jìn)行權(quán)衡。

3D SoIC產(chǎn)品利用模塊之間的混合粘接提供垂直集成。模具可能以面對(duì)面的配置為向?qū)?。TSV通過(減薄的)模具提供連接性。

InFO和CoWoS產(chǎn)品已連續(xù)多年大批量生產(chǎn)。CoWoS開發(fā)中最近的創(chuàng)新涉及將最大硅插入器尺寸擴(kuò)展到大于最大光罩尺寸，以容納更多模具(尤其是HBM堆棧)，將RDL互連拼接在一起。

11月26日消息，據(jù)臺(tái)灣《電子時(shí)報(bào)》援引業(yè)內(nèi)人士稱，臺(tái)積電已將2.5D封裝技術(shù)CoWoS (Chip On Wafer On Substrate)封裝業(yè)務(wù)的部分流程外包給日月光(ASE)、矽品、安靠(Amkor)等 OSATs，尤其是一些需要小批量定制的高性能芯片，臺(tái)積電只在晶圓層面處理 CoW 流程，而將oS(On Substrate，簡(jiǎn)稱oS)流程外包給OSATs，類似的合作模式預(yù)計(jì)將在未來的3D IC封裝中繼續(xù)存在。

CoWoS技術(shù)先將芯片通過Chip on Wafer(CoW)的封裝制程連接至硅晶圓，再把CoW芯片與基板連接(oS)。其中oS流程無法實(shí)現(xiàn)自動(dòng)化的部分較多，需要更多人力，而日月光、矽品、安靠等頂尖OSAT廠商在oS流程處理方面的經(jīng)驗(yàn)更多。

“先進(jìn)封裝”升級(jí)躍遷，臺(tái)積電采用靈活模式與 OSATs 合作

“先進(jìn)封裝”也是一個(gè)長(zhǎng)期變化的概念，每個(gè)時(shí)代的“先進(jìn)封裝”都意味著一次技術(shù)體系革新。例如，過去DIP、SOP、TSOP、QFP、LQFP等技術(shù)被看作傳統(tǒng)封裝時(shí)，BGA、CSP、FC、MCM(MCP)等技術(shù)就會(huì)被稱為“先進(jìn)封裝”。臺(tái)積電于2012年推出了CoWoS封裝技術(shù)，但由于成本較高而難以推廣。隨后又推出了主要針對(duì)手機(jī)芯片的InFO封裝技術(shù)，采用聚酰胺薄膜代替CoWoS中的硅中介層，從而降低了單位成本和封裝高度。CoWoS和InFO先進(jìn)封裝解決方案，為臺(tái)積電的先進(jìn)工藝之虎插上雙翼。

近日，有臺(tái)灣地區(qū)媒體報(bào)道，臺(tái)積電已將2.5D封裝技術(shù)CoWoS(Chip On Wafer On Substrate)業(yè)務(wù)的部分流程(On Substrate，簡(jiǎn)稱oS)外包給了OSAT廠商，主要集中在小批量定制產(chǎn)品方面。而類似的合作模式預(yù)計(jì)將在未來的3D IC封裝中繼續(xù)存在。

CoWoS技術(shù)先將芯片通過Chip on Wafer(CoW)的封裝制程連接至硅晶圓，再把CoW芯片與基板連接(oS)。

臺(tái)積電擁有高度自動(dòng)化的晶圓級(jí)封裝技術(shù)，而oS流程無法實(shí)現(xiàn)自動(dòng)化的部分較多，需要更多人力，而日月光(ASE)、矽品、安靠(Amkor)等頂尖OSAT廠商在oS流程處理方面的經(jīng)驗(yàn)更多。

在過去幾年里，臺(tái)積電已經(jīng)陸續(xù)將部分封裝業(yè)務(wù)的oS流程外包給了上述OSAT廠商，包括使用FOWLP和InFO封裝工藝的HPC芯片。

事實(shí)上，在過去的2-3年里，臺(tái)積電已經(jīng)陸續(xù)將部分封裝業(yè)務(wù)的oS流程外包給了上述企業(yè)，包括硅中介層集成或扇出晶圓級(jí)封裝(FOWLP)，以及需要使用CoWoS或InFO_oS封裝工藝進(jìn)行小批量生產(chǎn)的各種HPC芯片。

消息人士稱，對(duì)臺(tái)積電來說，除先進(jìn)工藝外，最賺錢的業(yè)務(wù)是晶圓級(jí)SiP技術(shù)，如CoW和WoW，其次是扇出和中介層集成，oS的利潤(rùn)最低。由于異構(gòu)芯片集成需求將顯著增長(zhǎng)，預(yù)計(jì)臺(tái)積電采用更靈活的模式與OSATs合作。

該人士強(qiáng)調(diào)，即使臺(tái)積電最新的SoIC技術(shù)在未來得到廣泛應(yīng)用，代工廠和OSATs之間的合作仍將繼續(xù)，因?yàn)镾oIC和CoWoS一樣，最終將生產(chǎn)出“晶圓形式”的芯片，可以集成異質(zhì)或同質(zhì)芯片。

該消息人士稱，臺(tái)積電目前還采用無基板的InFO_PoP技術(shù)，對(duì)采用先進(jìn)工藝節(jié)點(diǎn)制造的iPhone APs進(jìn)行封裝，強(qiáng)大的集成制造服務(wù)有助于從蘋果獲得大量訂單。