芯片-封裝協(xié)同設(shè)計方法優(yōu)化SoC設(shè)計

如何在SoC設(shè)計中使用事務(wù)處理(二)

IP核在SoC設(shè)計中的接口技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計集成到單個芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計的關(guān)鍵

采用 Zynq SoC 測試新型存儲器技術(shù)芯片

電子產(chǎn)業(yè)正在大力投資開發(fā)PRAM、MRAM和RRAM等新型存儲器技術(shù)。新型存儲器技術(shù)測試芯片的性能快速提高，但這種存儲器要做到能與傳統(tǒng)存儲器全面抗衡乃至取代傳統(tǒng)存儲器還需要更多的努力。 通常說來，有了

基于復(fù)用的SOC測試技術(shù)

1 引言 90年代國際上出現(xiàn)的SOC概念，以系統(tǒng)為中心、基于IP模塊多層次、高度復(fù)用的設(shè)計思想受到普遍重視和廣泛應(yīng)用。SOC的高集成度和復(fù)雜度使得SOC測試面臨挑戰(zhàn)，傳統(tǒng)的基于整個電路的測試方法不再適用。

SoC中放大器和ADC的校準(zhǔn)

在當(dāng)今的混合信號系統(tǒng)世界里，許多應(yīng)用都需要測量和處理大量的模擬信號，包括但不限于電壓、電流、溫度、壓力、加速度、pH值、流量和ECG等。相關(guān)應(yīng)用領(lǐng)域包括可控環(huán)境下的實(shí)

SoC芯片設(shè)計+“互聯(lián)網(wǎng)思維”+AI 結(jié)果出乎意料！

NetSpeed的片上系統(tǒng)總線設(shè)計理念是將互聯(lián)網(wǎng)的網(wǎng)絡(luò)拓?fù)渌枷胗成涞叫酒瑑?nèi)部的設(shè)計中。即采用數(shù)據(jù)路由和分組交換技術(shù)替代傳統(tǒng)總線結(jié)構(gòu)，旨在從架構(gòu)上解決由于地址空間有限導(dǎo)致的傳統(tǒng)總線結(jié)構(gòu)可擴(kuò)展性差，分時通訊引起的通訊效率低下，以及全局時鐘同步引起的功耗和面積較大等問題。

基于AMBA總線的智能卡控制器設(shè)計

摘要：通過分析ISO/IEC 7816-3傳輸協(xié)議,設(shè)計該符合協(xié)議標(biāo)準(zhǔn)的接觸式智能卡控制器,實(shí)現(xiàn)對字符傳輸和塊傳輸這兩種不同傳輸方式的智能卡的支持。該控制器集成于基于AMBA總線的Garfield系列

需求轉(zhuǎn)向中高端 入門級處理器出貨量繼續(xù)下滑

芯片供應(yīng)商正將其重點(diǎn)轉(zhuǎn)向中端到高端解決方案，以迎合推出高性價機(jī)型機(jī)型比戰(zhàn)略的要求。這一戰(zhàn)略可能導(dǎo)致入門級智能手機(jī)SoC出貨量繼續(xù)下滑，甚至被市場所淘汰。

基于DSP內(nèi)核為通信和多媒體SoC提供出色功控

硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司推出高能效1 GHz DSP內(nèi)核CEVA-X1643，新產(chǎn)品可提升有線和無線通信、安防監(jiān)控、便攜多媒體等廣泛應(yīng)用。

基于可編程DSP內(nèi)核和多媒體SoC提供出色通信功能

硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司推出高能效1 GHz DSP內(nèi)核CEVA-X1643，新產(chǎn)品可提升有線和無線通信、安防監(jiān)控、便攜多媒體等廣泛應(yīng)用.

UltraSoC嵌入式分析技術(shù)與Imperas虛擬平臺聯(lián)手助力多核開發(fā)及調(diào)試

UltraSoC和Imperas今日宣布：雙方將達(dá)成一項廣泛的合作，為多核系統(tǒng)級芯片(SoC)開發(fā)人員提供結(jié)合了嵌入式分析技術(shù)和虛擬平臺技術(shù)的強(qiáng)大組合。根據(jù)協(xié)議條款，UltraSoC將把Imperas開發(fā)環(huán)境的關(guān)鍵元素納入其提供的工具中，從而為設(shè)計人員提供一個統(tǒng)一的系統(tǒng)級預(yù)處理和后處理芯片開發(fā)流程，顯著地縮減了產(chǎn)品開發(fā)時間和整體開發(fā)成本。

SOC的可測試性設(shè)計策略

　　1 引言 　　可測試設(shè)計(DFT)是適應(yīng)集成電路的發(fā)展要求所出現(xiàn)的一種技術(shù)，主要任務(wù)是對電路的結(jié)構(gòu)進(jìn)行調(diào)整，提高電路的可測性，即可控制性和可觀察性。按測試結(jié)構(gòu)分，目前比較成熟的技術(shù)主要有測試點(diǎn)

AMP 為您的下一個 SoC 項目助力

嵌入式系統(tǒng)一般分為兩大類：需要硬實(shí)時性能的；和不需要硬實(shí)時性能的。過去，我們不得不做出艱難 抉擇，即選擇實(shí)時操作系統(tǒng)的性能還是我們鐘愛的 Linux 系統(tǒng)的豐富特性，然后努力彌補(bǔ)不足之處。

NetSpeed發(fā)布Orion AI -為下一代人工智能SoC帶來極致性能與終極效率

今日，NetSpeed Systems宣布推出業(yè)界首款以人工智能為基礎(chǔ)的SoC芯片內(nèi)部互連解決方案Orion AI。該方案支持多播與廣播等先進(jìn)特性，能極大提升人工智能SoC與加速器ASIC的性能與效率，可廣泛應(yīng)用于數(shù)據(jù)中心、自動駕駛、AR/VR，以及先進(jìn)視頻分析。

多核軟件調(diào)試的難點(diǎn)及新方法

要想充分發(fā)揮多核以及多處理解決方案的潛能，僅僅擁有高性能的芯片是不夠的，還需要采用新的編程方法、調(diào)試方法和工具。在傳統(tǒng)上，JTAG調(diào)試技術(shù)主要是用于硬件Bring-Up，如今也常常被用于配合基于代理的調(diào)試(agent-based debugging)。然而，在多核和多處理的環(huán)境中，片上調(diào)試(on-chip debugging)正在扮演著越

ASIC和SoC設(shè)計中嵌入式存儲器的優(yōu)化

為新的ASIC/SOC選擇最優(yōu)嵌入式存儲器IP是設(shè)計決策的關(guān)鍵。設(shè)計師應(yīng)了解適用于其特定應(yīng)用程序的最佳存儲器特性的所有關(guān)鍵參數(shù)，其尋求的存儲器IP應(yīng)具有足夠的適應(yīng)性，可滿足目標(biāo)SoC的各種需求。盡管有現(xiàn)成的免費(fèi)存儲器IP可供使用，但與可為特定應(yīng)用程序提供更好特性的收費(fèi)IP相比，它并不能總是提供最佳解決方案。

雙ARM7 SoC參考設(shè)計及多電壓AVS實(shí)現(xiàn)

電壓調(diào)節(jié)技術(shù)與頻率調(diào)節(jié)技術(shù)的結(jié)合使用為時鐘切換添加了新原則，以確保新時鐘頻率擁有安全的電壓電平。此外，電壓調(diào)節(jié)功能需要在SoC內(nèi)創(chuàng)建電壓域。這將在兩個可變電壓域之間或可變電壓域和靜態(tài)電壓域之

從設(shè)計到生產(chǎn)看一顆SOC的誕生

對于選購一臺手機(jī)而言，我們除了注重外觀、設(shè)計、屏幕大小之外，性能當(dāng)然是必然著重考慮的因素，就像一般用戶買汽車，并不會選擇用30萬去買一個0.6排量的車子(非混/電動)，

SOC時序分析中的跳變點(diǎn)

跳變點(diǎn)是所有重要時序分析工具中的一個重要概念。跳變點(diǎn)被時序分析工具用來計算設(shè)計節(jié)點(diǎn)上的時延與過渡值。跳變點(diǎn)的有些不同含義可能會被時序分析工程師忽略。而這在SOC設(shè)計后期，也就是要對時序簽字時可能會導(dǎo)致問