同步SRAM的傳統(tǒng)應用領域是搜索引擎,用于實現(xiàn)算法。在相當長的一段時間里,這都是SRAM在網(wǎng)絡中發(fā)揮的主要作用。然而,隨著新存儲技術的出現(xiàn),系統(tǒng)設計師為SRAM找到了新的用武之地,如:NetFlow(網(wǎng)流)、計數(shù)器、統(tǒng)
SRAM在網(wǎng)絡中的應用
摘 要 系統(tǒng)可重構技術是滿足電子系統(tǒng)實時性和靈活性要求的先進技術。通過對FPGA結構和重構方式的分析,說明可重配置FPGA器件是可重構系統(tǒng)的良好載體,并提出準動態(tài)重構的概念。根據(jù)現(xiàn)有應用,提出了基于FPGA的可重構
摘 要 系統(tǒng)可重構技術是滿足電子系統(tǒng)實時性和靈活性要求的先進技術。通過對FPGA結構和重構方式的分析,說明可重配置FPGA器件是可重構系統(tǒng)的良好載體,并提出準動態(tài)重構的概念。根據(jù)現(xiàn)有應用,提出了基于FPGA的可重構
基于FPGA的可重構系統(tǒng)及其結構分析
SRAM是英文Static RAM的縮寫,它是一種具有靜止存取功能的內(nèi)存,不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù). 基本簡介 SRAM不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。而DRAM(Dynamic Random Access Memory)每隔一
在現(xiàn)代電子系統(tǒng)設計中,由于可編程邏輯器件的卓越性能、靈活方便的可升級特性,而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對FPGA器件進行重配置,這就使得可以通過監(jiān)視配置
本文設計了基于DSP與FPGA的系統(tǒng)結構,采用了軟硬件填充的圖形處理方法,先由DSP軟件完成圖形輪廓生成,然后FPGA硬件圖形處理器根據(jù)圖形輪廓完成耗時的圖形填充,使系統(tǒng)在實時性方面取得了很好的效果并使得系統(tǒng)運算
基于DSP與FPGA的全姿態(tài)指引儀的設計
東芝在“2010 Symposium on VLSITechnology”上,發(fā)布了采用09年開始量產(chǎn)的40nm工藝SoC的低電壓SRAM技術。該技術為主要用于便攜產(chǎn)品及消費類產(chǎn)品的低功耗工藝技術。通過控制晶體管閾值電壓的經(jīng)時變化,可抑制SRAM的最
賽普拉斯半導體公司日前推出32-Mbit和64-Mbit快速異步SRAM,開創(chuàng)業(yè)界先河。新的SRAM器件在如此高的密度上,擁有非常快的響應時間和最小化的封裝尺寸。目標應用領域包括存儲服務器、交換機和路由器、測試設備、高端安
EverspinMRAM的三大優(yōu)勢分別是:非易失能力(業(yè)內(nèi)最長的壽命和數(shù)據(jù)保存時間)、超快的存取周期、無限次擦寫。MR4A16B是一款3.3V、并行I/O非揮發(fā)RAM,其超快的存取周期僅為35ns,幾乎與SRAM同一級別,并允許無限制的讀/
Everspin MRAM的三大優(yōu)勢分別是:非易失能力(業(yè)內(nèi)最長的壽命和數(shù)據(jù)保存時間)、超快的存取周期、無限次擦寫。MR4A16B是一款3.3V、并行I/O非揮發(fā)RAM,其超快的存取周期僅為35ns,幾乎與SRAM同一級別,并允許無限制的讀
瑞薩電子開發(fā)出了一種新型SRAM電路技術,可克服因微細化而增加的CMOS元件特性不均現(xiàn)象,還能在維持速度的同時,以更小的面積實現(xiàn)合適的工作裕度。以上內(nèi)容是在半導體電路技術相關國際會議“2010 Symposium on VLSI C
華邦總經(jīng)理詹東義表示,NORFlash市場供不應求的情況仍然嚴重,估計市場缺口約20%,第3季的NORFlash價格仍會持續(xù)調漲,甚至對于第4季營運都相當樂觀,尤其是華邦在客戶策略上,逐漸集中在一線客戶之后,受到全球景氣波
華邦總經(jīng)理詹東義表示,NOR Flash市場供不應求的情況仍然嚴重,估計市場缺口約20%,第3季的NOR Flash價格仍會持續(xù)調漲,甚至對于第4季營運都相當樂觀,尤其是華邦在客戶策略上,逐漸集中在一線客戶之后,受到全球景氣
賽普拉斯半導體公司日前推出32-Mbit和64-Mbit快速異步SRAM,開創(chuàng)業(yè)界先河。新的SRAM器件在如此高的密度上,擁有非??斓捻憫獣r間和最小化的封裝尺寸。目標應用領域包括存儲服務器、交換機和路由器、測試設備、高端安
東芝在“2010 Symposium on VLSI Technology”(2010年6月15~17日,美國夏威夷州檀香山)上,發(fā)布了采用09年開始量產(chǎn)的40nm工藝SoC的低電壓SRAM技術。該技術為主要用于便攜產(chǎn)品及消費類產(chǎn)品的低功耗工藝技術
對晶體管制造誤差導致的SRAM工作不穩(wěn)定性,在芯片制造后的測試工序上加以改善的方法,由東京大學研究生院工學系研究科電氣系工學專業(yè)副教授竹內(nèi)健的研究小組與日本半導體理工學研究中心(STARC)聯(lián)手開發(fā)成功。該項成
東芝在半導體制造技術相關國際會議“2010 Symposium on VLSI Technology”上宣布,其與日本CovalentMaterials、美國Tier Logic Inc.以及TeiTechnology共同在CMOS邏輯電路上以非晶硅TFT技術實現(xiàn)了SRAM的三維積層,即“