引 言 目前,通信干擾的手段以信號(hào)大功率壓制為主,本質(zhì)上屬于物理層能量干擾,存在效費(fèi)比低,且容易暴露自身目標(biāo)等缺點(diǎn),而且隨著新的功率控制和信號(hào)處理技術(shù)的應(yīng)用,通信大功率壓制干擾手段的應(yīng)用遇到了瓶頸。
瑞薩科技公司(以下簡(jiǎn)稱“瑞薩”)在2009年7月7日宣布推出面向新一代通信網(wǎng)絡(luò)內(nèi)高端路由器和交換機(jī)使用的高速SRAM產(chǎn)品系列。這些SRAM產(chǎn)品不僅符合QDR聯(lián)盟行業(yè)標(biāo)準(zhǔn)要求,還實(shí)現(xiàn)了72Mb四倍數(shù)據(jù)速率II+(QDRTM II+)和雙
0 引 言 無(wú)線通信技術(shù)和視頻壓縮技術(shù)的迅速發(fā)展,使得無(wú)線視頻傳輸成為人們研究的熱點(diǎn)。無(wú)線視頻傳輸具有數(shù)據(jù)量大,實(shí)時(shí)性要求高,無(wú)線信道資源有限的特點(diǎn)。新一代的視頻壓縮標(biāo)準(zhǔn)H.264結(jié)合專用視頻DSF芯片可
0 引 言 無(wú)線通信技術(shù)和視頻壓縮技術(shù)的迅速發(fā)展,使得無(wú)線視頻傳輸成為人們研究的熱點(diǎn)。無(wú)線視頻傳輸具有數(shù)據(jù)量大,實(shí)時(shí)性要求高,無(wú)線信道資源有限的特點(diǎn)。新一代的視頻壓縮標(biāo)準(zhǔn)H.264結(jié)合專用視頻DSF芯片可
臺(tái)積電(TSMC)宣布成功開發(fā)28納米低耗電技術(shù),同時(shí)配合雙/三閘極氧化層(dual/triple gate oxide)制程,將32納米制程所使用的氮氧化硅(Silicon Oxynitride,SiON)/多晶硅(poly Si)材料延伸至28納米制程,使得半導(dǎo)體可以
0 引言 彈丸飛行速度的測(cè)量是武器系統(tǒng)各種運(yùn)動(dòng)參數(shù)中一項(xiàng)至關(guān)重要的內(nèi)容,它是衡量火炮特性、彈藥特性和彈道特性的一個(gè)重要指標(biāo)。在眾多的彈丸速度測(cè)量系統(tǒng)中,激光光幕區(qū)截測(cè)速靶以其精度高而獨(dú)具優(yōu)勢(shì)。但采用
引言 顯示系統(tǒng)在工業(yè)、農(nóng)業(yè)及日常生活中扮演著越來(lái)越重要的角色,因此,對(duì)其進(jìn)行設(shè)計(jì)與研究具有十分重要的意義?! PLD(Complex Programmable Logic Device;復(fù)雜可編程邏輯器件)具有編程靈活、集成度高、
引言 顯示系統(tǒng)在工業(yè)、農(nóng)業(yè)及日常生活中扮演著越來(lái)越重要的角色,因此,對(duì)其進(jìn)行設(shè)計(jì)與研究具有十分重要的意義?! PLD(Complex Programmable Logic Device;復(fù)雜可編程邏輯器件)具有編程靈活、集成度高、
摘要:星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場(chǎng)的輻射和重粒子的沖擊,從而導(dǎo)致器件運(yùn)行出錯(cuò),特別是存儲(chǔ)器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤,需要具有檢糾錯(cuò)功能的電路模塊對(duì)其進(jìn)行糾正,以免造成嚴(yán)重的后果?;跐h明碼
摘要:星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場(chǎng)的輻射和重粒子的沖擊,從而導(dǎo)致器件運(yùn)行出錯(cuò),特別是存儲(chǔ)器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤,需要具有檢糾錯(cuò)功能的電路模塊對(duì)其進(jìn)行糾正,以免造成嚴(yán)重的后果?;跐h明碼
在公布最新季度財(cái)報(bào)的同時(shí),臺(tái)積電也第一次公開承認(rèn),其40nm制造工藝碰到了一些麻煩。 臺(tái)積電在去年底基本準(zhǔn)時(shí)地上馬了40nm生產(chǎn)線,并在今年第一季度貢獻(xiàn)了大約1%的收入,高于預(yù)期水準(zhǔn),預(yù)計(jì)今年第二季度會(huì)達(dá)到2%左
賽普拉斯日前宣布在業(yè)界率先推出采用 65 納米線寬的 Quad Data Rate™ (QDR™) 和 Double Data Rate (DDR) SRAM 器件樣品。新推出的 72-Mbit QDRII、QDRII+、DDRII 和 DDRII+ 存儲(chǔ)器采用了賽普拉斯合作伙伴
日前,賽普拉斯半導(dǎo)體公司宣布推出了一款低功耗 SRAM 和兩款快速異步 SRAM,進(jìn)一步豐富了其業(yè)界領(lǐng)先的產(chǎn)品系列。新型的 64 兆比特 (Mbit) MoBL® (More Battery Life™) SRAM 是市場(chǎng)上密度最大的低功耗 SRA
隨著電池供電和功率敏感應(yīng)用的急劇增長(zhǎng)刺激了全球?qū)Φ凸陌雽?dǎo)體的需求,設(shè)計(jì)人員正逐漸發(fā)現(xiàn)需要采用低功耗可重編程解決方案來(lái)適應(yīng)不斷演進(jìn)的標(biāo)準(zhǔn)和技術(shù);加快上市速度,并提供下一代前沿硅解決方案所需的封裝和功耗性能。對(duì)于當(dāng)前采用可編程邏輯技術(shù)的設(shè)計(jì)人員來(lái)說(shuō),確定哪一種是最佳器件主要取決于功耗、性能、邏輯和I/O數(shù)量等設(shè)計(jì)約束。
本文提出在FPGA芯片內(nèi)插入多條移位寄存器鏈的方法,可使測(cè)試開關(guān)盒連線資源的時(shí)問(wèn)比傳統(tǒng)的測(cè)試方法和已有的一種方法時(shí)間上減少了99%以上,大大降低了測(cè)試的時(shí)間,降低了測(cè)試成本,并且消耗的硬件面積比大約在5%左右,在可接受的范圍內(nèi)。