[導讀]對晶體管制造誤差導致的SRAM工作不穩(wěn)定性，在芯片制造后的測試工序上加以改善的方法，由東京大學研究生院工學系研究科電氣系工學專業(yè)副教授竹內健的研究小組與日本半導體理工學研究中心（STARC）聯(lián)手開發(fā)成功。該項成
對晶體管制造誤差導致的SRAM工作不穩(wěn)定性，在芯片制造后的測試工序上加以改善的方法，由東京大學研究生院工學系研究科電氣系工學專業(yè)副教授竹內健的研究小組與日本半導體理工學研究中心（STARC）聯(lián)手開發(fā)成功。該項成果有助于在0.5V等低電壓下工作的邏輯LSI的實現(xiàn)。該方法利用了如下現(xiàn)象：以適當步驟對SRAM加載特定電壓時，電子會自主選擇注入負責數(shù)據(jù)輸入輸出的兩個晶體管中的一個，閾值電壓就會向提高SRAM工作穩(wěn)定性的方向變化。該方法可加大工作裕度（Margin），已在65nm工藝SRAM單元上得到了證實。開發(fā)小組在“2010 Symposium on VLSICircuits”（2010年6月16～18日，美國夏威夷州檀香山）上公布了此次技術的詳細情況（論文序號：4.4）。
東京大學的竹內研究小組此前一直在開發(fā)以自我修復方法改善因晶體管制造誤差而引起的SRAM工作不穩(wěn)定現(xiàn)象的技術。2009年12月提出了對構成SRAM的晶體管導入強介電體以提高工作穩(wěn)定性的方法。該方法利用的是對寫入SRAM的數(shù)據(jù)可穩(wěn)定的方向上，采用強介電體的晶體管閾值電壓會自動調整的現(xiàn)象。而此次的方法，完全不涉及器件的制作工序，是在元件制造后的測試階段改善工作穩(wěn)定性。是一種LSI廠商可以在近期考慮導入量產的方法。
竹內等人此次的著眼點是確定負責SRAM數(shù)據(jù)輸入輸出的兩個晶體管（通柵晶體管）的特性是否影響數(shù)據(jù)讀取時的工作穩(wěn)定性，即是否可在不損壞數(shù)據(jù)的情況下讀取。因為構成SRAM的六個晶體管特性盡管相互有些偏差，但對兩個passgate(旁通閘閥)晶體管，修復使讀取工作不穩(wěn)定的晶體管特性，則可以提高整個單元的工作穩(wěn)定性。
此處所說的修復passgate(旁通閘閥)晶體管特性的作業(yè)是指，使數(shù)據(jù)讀取時流過該晶體管的電流小于寫入時（與讀取時反向）流過的電流，目的是不損壞數(shù)據(jù)。因此，要使通柵晶體管擁有相應于電流流動方向的兩個閾值電壓。此次，作為實現(xiàn)這一點的技術，竹內等人開發(fā)出了從硅底板對passgate(旁通閘閥)晶體管柵極絕緣膜的特定之處注入高能量電子（熱電子）的方法。而柵極絕緣膜的特定之處位于讀取電流流入的電極（源極電極）近旁。將電子限定在此處，數(shù)據(jù)讀取時由于這些電子的影響，通道會難以形成，與數(shù)據(jù)寫入時相比，閾值電壓就可提高。
作為使晶體管擁有相應于電流流動方向的兩個閾值電壓的方法，以往曾提出過使源極側和漏極側的擴散層摻雜物濃度不同的方法。該方法需要追加掩模工序，因此制造成本容易升高。而且，對數(shù)據(jù)讀取工作不穩(wěn)定的晶體管特性，無法選擇性地修復。而此次的方法可以克服這兩個問題。
不過，在芯片的測試工序上實現(xiàn)此次的方法在直觀上并不容易。原因是需要判斷兩個passgate(旁通閘閥)晶體管中的哪個使工作不穩(wěn)定，然后對芯片上的很多SRAM單元統(tǒng)一進行向該晶體管中注入電子以修復特性的工序。檢查每個SRAM單元的pass gate(旁通閘閥)晶體管特性并進行個別修復的方法，會使測試工序的時間會變得極長。
因此，竹內等人開發(fā)出了通過對與字線（Word Line）連接的多個SRAM單元以適當步驟加載特定電壓，使各個單元的passgate(旁通閘閥)晶體管的一個自我選擇地注入電子，從而一下子可提高多個單元工作穩(wěn)定性的方法。該方法首先將單元電位提高到電源電壓水平，接著提高位線和字線的電位，使各個SRAM單元處于接近數(shù)據(jù)讀取時的狀態(tài)（偽干擾狀態(tài)）。此時，使數(shù)據(jù)讀取工作不穩(wěn)定的passgate(旁通閘閥)晶體管內側（連接到由四個晶體管構成的兩個逆變電路的一側）的節(jié)點電位會升高。在該狀態(tài)下降低字線的電位，數(shù)據(jù)“high”就會被存儲在該節(jié)點中。然后，使位線電位為零、底板電位為－4V左右、單元電位3V左右以及字線電位升壓至1V左右，電子就會選擇性地只流入與存儲數(shù)據(jù)“high”的節(jié)點相連的passgate(旁通閘閥)晶體管中。該電子會通過加載電壓在硅底板中加速并注入柵極絕緣膜中?；谶@種步驟的電子注入需時10秒左右。
竹內等人利用65nm工藝設計規(guī)范制造的SRAM單元，驗證了該方法的有效性。結果表明，與特性修復前相比，讀取電壓的工作裕度提高了70％，SNM（Static NoiseMargin）在電源電壓為0.7～1V的條件下提高了20％以上。此外還證實，不會產生數(shù)據(jù)寫入性能劣化、向無需修復特性的通柵晶體管中注入電子以及會使閾值電壓變化的pass gate(旁通閘閥)晶體管特性隨時間劣化等現(xiàn)象。
研究小組今后有意驗證該方法針對40nm以后設計規(guī)范SRAM單元的有效性，以及驗證在集成了多個SRAM單元的陣列中的有效性。此次成果是日本新能源產業(yè)技術綜合開發(fā)機構（NEDO）的委托業(yè)務——“極低功率電路及系統(tǒng)技術開發(fā)（綠色IT項目）”中的內容。（記者：大下 淳一，大石 基之）
東京大學的竹內研究小組此前一直在開發(fā)以自我修復方法改善因晶體管制造誤差而引起的SRAM工作不穩(wěn)定現(xiàn)象的技術。2009年12月提出了對構成SRAM的晶體管導入強介電體以提高工作穩(wěn)定性的方法。該方法利用的是對寫入SRAM的數(shù)據(jù)可穩(wěn)定的方向上，采用強介電體的晶體管閾值電壓會自動調整的現(xiàn)象。而此次的方法，完全不涉及器件的制作工序，是在元件制造后的測試階段改善工作穩(wěn)定性。是一種LSI廠商可以在近期考慮導入量產的方法。
竹內等人此次的著眼點是確定負責SRAM數(shù)據(jù)輸入輸出的兩個晶體管（通柵晶體管）的特性是否影響數(shù)據(jù)讀取時的工作穩(wěn)定性，即是否可在不損壞數(shù)據(jù)的情況下讀取。因為構成SRAM的六個晶體管特性盡管相互有些偏差，但對兩個passgate(旁通閘閥)晶體管，修復使讀取工作不穩(wěn)定的晶體管特性，則可以提高整個單元的工作穩(wěn)定性。
此處所說的修復passgate(旁通閘閥)晶體管特性的作業(yè)是指，使數(shù)據(jù)讀取時流過該晶體管的電流小于寫入時（與讀取時反向）流過的電流，目的是不損壞數(shù)據(jù)。因此，要使通柵晶體管擁有相應于電流流動方向的兩個閾值電壓。此次，作為實現(xiàn)這一點的技術，竹內等人開發(fā)出了從硅底板對passgate(旁通閘閥)晶體管柵極絕緣膜的特定之處注入高能量電子（熱電子）的方法。而柵極絕緣膜的特定之處位于讀取電流流入的電極（源極電極）近旁。將電子限定在此處，數(shù)據(jù)讀取時由于這些電子的影響，通道會難以形成，與數(shù)據(jù)寫入時相比，閾值電壓就可提高。
作為使晶體管擁有相應于電流流動方向的兩個閾值電壓的方法，以往曾提出過使源極側和漏極側的擴散層摻雜物濃度不同的方法。該方法需要追加掩模工序，因此制造成本容易升高。而且，對數(shù)據(jù)讀取工作不穩(wěn)定的晶體管特性，無法選擇性地修復。而此次的方法可以克服這兩個問題。
不過，在芯片的測試工序上實現(xiàn)此次的方法在直觀上并不容易。原因是需要判斷兩個passgate(旁通閘閥)晶體管中的哪個使工作不穩(wěn)定，然后對芯片上的很多SRAM單元統(tǒng)一進行向該晶體管中注入電子以修復特性的工序。檢查每個SRAM單元的pass gate(旁通閘閥)晶體管特性并進行個別修復的方法，會使測試工序的時間會變得極長。
因此，竹內等人開發(fā)出了通過對與字線（Word Line）連接的多個SRAM單元以適當步驟加載特定電壓，使各個單元的passgate(旁通閘閥)晶體管的一個自我選擇地注入電子，從而一下子可提高多個單元工作穩(wěn)定性的方法。該方法首先將單元電位提高到電源電壓水平，接著提高位線和字線的電位，使各個SRAM單元處于接近數(shù)據(jù)讀取時的狀態(tài)（偽干擾狀態(tài)）。此時，使數(shù)據(jù)讀取工作不穩(wěn)定的passgate(旁通閘閥)晶體管內側（連接到由四個晶體管構成的兩個逆變電路的一側）的節(jié)點電位會升高。在該狀態(tài)下降低字線的電位，數(shù)據(jù)“high”就會被存儲在該節(jié)點中。然后，使位線電位為零、底板電位為－4V左右、單元電位3V左右以及字線電位升壓至1V左右，電子就會選擇性地只流入與存儲數(shù)據(jù)“high”的節(jié)點相連的passgate(旁通閘閥)晶體管中。該電子會通過加載電壓在硅底板中加速并注入柵極絕緣膜中?；谶@種步驟的電子注入需時10秒左右。
竹內等人利用65nm工藝設計規(guī)范制造的SRAM單元，驗證了該方法的有效性。結果表明，與特性修復前相比，讀取電壓的工作裕度提高了70％，SNM（Static NoiseMargin）在電源電壓為0.7～1V的條件下提高了20％以上。此外還證實，不會產生數(shù)據(jù)寫入性能劣化、向無需修復特性的通柵晶體管中注入電子以及會使閾值電壓變化的pass gate(旁通閘閥)晶體管特性隨時間劣化等現(xiàn)象。
研究小組今后有意驗證該方法針對40nm以后設計規(guī)范SRAM單元的有效性，以及驗證在集成了多個SRAM單元的陣列中的有效性。此次成果是日本新能源產業(yè)技術綜合開發(fā)機構（NEDO）的委托業(yè)務——“極低功率電路及系統(tǒng)技術開發(fā)（綠色IT項目）”中的內容。（記者：大下 淳一，大石 基之）
下載文檔
