東芝在半導體制造技術相關國際會議“2010 Symposium on VLSI Technology”上宣布，其與日本CovalentMaterials、美國Tier Logic Inc.以及TeiTechnology共同在CMOS邏輯電路上以非晶硅TFT技術實現了SRAM的三維積層，即“三維FPGA”（3DFPGA）（論文編號：21.1）。

現有的FPGA，其用戶邏輯（UserLogic）用邏輯電路和線路布局（Configuration）用SRAM采用二維排列結構。而3D-FPGA，是以非晶硅TFT技術形成線路布局SRAM，并積層在已形成用戶邏輯用邏輯電路的9層銅布線CMOS芯片上。據稱，由此可將FPGA的芯片面積縮小至現有產品的一半左右。東芝表示，“有望實現與半導體制造技術推進兩代相當的成本削減效果”。

據稱，設備廠商可以利用3D FPGA，在不變更LSI設計的情況下過渡至系統(tǒng)（Cell Base）LSI。其方法是采用3DFPGA進行試制，待設計確定后，只將該3DFPGA中形成線路布局用SRAM的非晶硅TFT部分替換為掩模ROM即可，無需重新設計便可獲得系統(tǒng)LSI。

此次，東芝等試制了在利用90nm工藝9層銅布線技術的底層上，層積了非晶硅TFT技術的26Mbit SRAM芯片。此次試制芯片在底層雖使用了90nm工藝的CMOS技術，“但預計可以微細化至40nm工藝”（東芝）。（記者：大石 基之）