FPGA走入28納米制程之后,不僅功能與整合度能超越傳統(tǒng)FPGA,最重要的是,產(chǎn)品性價比也進一步逼近ASSP與ASIC。這意義在于,過去FPGA在系統(tǒng)中的定位,主要是協(xié)助ASIC、ASSP等核心處理器來處理數(shù)據(jù)、提供I/O擴充等功能,其定位是『配角』;但走入28納米制程之后,F(xiàn)PGA可突破以往功耗過高的問題,成為高性能、低功耗以及小尺寸的代名詞。
Vivado設(shè)計套件2012.3版本的推出,擴展了賽靈思支持Kintex™-7和Virtex®-7 All Programmable FPGA的目標參考設(shè)計(TRD)組合,進一步提高了設(shè)計人員的生產(chǎn)力。TRD提供了預(yù)驗證的性能優(yōu)化型基礎(chǔ)架構(gòu)設(shè)計,設(shè)計人員可在此基礎(chǔ)上進行修改和擴展以滿足他們的定制需求。
· 全新發(fā)布的針對802.11ac WLAN以及低耗電藍牙(BLE)技術(shù)測試的NI解決方案集成了NI WLAN測量套件,基于FPGA的NI PXIe-5644R矢量信號收發(fā)儀(VST)以及NI LabVIEW,可以幫助搭建高性能、基于軟件設(shè)計的測試系統(tǒng)。
1 引言在便攜式電子產(chǎn)品如U盤、MP3播放器、數(shù)碼相機中,常常需要大容量、高密度的存儲器,而在各種存儲器中,NAND FLASH以價格低、密度高、效率高等優(yōu)勢成為最理想的器件。但NAND FLASH的控制邏輯比較復(fù)雜,對時序要
新一代FPGA的速度變得越來越快,密度變得越來越高,邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計抉擇可以影響系統(tǒng)的功耗,這些抉擇包括從顯見的器件選擇到細小的基于使用頻率的狀態(tài)機值的選
摘要:隨著FPGA的設(shè)計速度、尺寸和復(fù)雜度明顯增長,在整個設(shè)計流程中的實時驗證和調(diào)試部分成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設(shè)計調(diào)試和檢驗變成設(shè)計
萊迪思半導(dǎo)體公司近日宣布推出MachXO2™系列超低密度FPGA控制開發(fā)套件,適用于低成本的復(fù)雜系統(tǒng)控制和視頻接口設(shè)計的樣機開發(fā)。新加入了MachXO2-4000HC器件,包括4320個查找表(LUT)的可編程邏輯和222 Kbit片上存
摘要:UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用,將UART的功能集成在FPGA芯片中,可使整個系統(tǒng)更為靈活、緊湊,減小整個電路的體積,提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART的實現(xiàn)方法,具體描述了
近日,Pico Computing 公司宣布將為客戶提供全新的M-506 FPGA模塊——第一個以Altera 28nm Stratix V FPGA芯片為特征的模塊。該模塊加入了最新的Pico 公司的可擴展PCI - Express架構(gòu),還能隨著應(yīng)用需求的增
問題描述:81%的電子系統(tǒng)中在使用FPGA,包括很多商用產(chǎn)品和國防產(chǎn)品,并且多數(shù)FPGA使用的是BGA封裝形式。BGA封裝形式的特點是焊接球小和焊接球的直徑小。當(dāng)FGPA被焊在PCB板上時,容易造成焊接連接失效。焊接連接失效
摘要 基于Good—Thomas映射算法和ISE快速傅里葉變換IP核,設(shè)計了一種易于FPGA實現(xiàn)的24點離散傅里葉變換,所設(shè)計的24點DFT模塊采用流水線結(jié)構(gòu),主要由3個8點FFT模塊和1個3點DFT模塊級聯(lián)而成,并且兩級運算之間不
21ic訊 萊迪思半導(dǎo)體公司今日宣布推出MachXO2™系列超低密度FPGA控制開發(fā)套件,適用于低成本的復(fù)雜系統(tǒng)控制和視頻接口設(shè)計的樣機開發(fā)。新加入了MachXO2-4000HC器件,包括4320個查找表(LUT)的可編程邏輯和222 K
1 引 言無論什么體制的雷達都會受到其工作環(huán)境中的噪聲和雜波的干擾,從噪聲和雜波中發(fā)現(xiàn)目標是雷達信號處理的基本任務(wù)。在碧空如洗的天空,空中目標檢測是最容易的,隨著氣象變化,會遇到云、雨、雪、冰雹等不同天氣
1引 言隨著數(shù)字技術(shù)的進步與發(fā)展,對于數(shù)據(jù)傳輸?shù)母咚俾市院蜁r實性提出了很高的要求,IEEE1394協(xié)議的出現(xiàn),很好地解決了該問題。IEEE1394又名FIReWire,是一種高速串行總線,已經(jīng)發(fā)展了IEEE1394b提供最高達3.2 Gb/s的
概覽無線設(shè)備的數(shù)量、通信標準的多樣性,以及調(diào)制方案的復(fù)雜度,每一年都在不斷增加。而隨著每一代新技術(shù)的誕生,由于使用傳統(tǒng)技術(shù)測試無線設(shè)備,需要大量更復(fù)雜的測試設(shè)備,其成本也在不斷提高。使用虛擬(軟件)儀器
【摘 要】根據(jù)某型飛機電源系統(tǒng)飛行試驗需要,提出了一種基于FPGA 的飛機電源參數(shù)測試設(shè)備,用于采集測試飛機電源參數(shù)。傳感器采集電源參數(shù),通過光纖傳輸?shù)綌?shù)據(jù)采集卡,經(jīng)過FPGA 數(shù)據(jù)處理后傳送到上位機,供用戶進行
摘要:在研究Delta變換型UPS拓撲結(jié)構(gòu)的基礎(chǔ)上,通過改進逆變器的控制方法,提出了一種基于現(xiàn)場可編程門陣列(FPGA)的SPWM控制器實現(xiàn)方案。該控制器具有載波、調(diào)制波的頻率和幅度均可在線調(diào)節(jié),死區(qū)時間可預(yù)置,并具有
摘要:數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算,占用大量的硬件邏輯資源。為此,提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案,利用乘法模塊復(fù)用和CORDIC算法實現(xiàn)三角函數(shù)運算,并用Vetilog HDL硬件描述語言對優(yōu)化
FPGA是一種可以重復(fù)改變組態(tài)的電路,可讓設(shè)計者進行編程的邏輯閘元件,特別適用于產(chǎn)品開發(fā)時必須不斷變更設(shè)計的應(yīng)用,以有效加速產(chǎn)品上市時間。而FPGA電路的特性,特別適合用于軟體定義的測試系統(tǒng)架構(gòu),這也正式目前
信基礎(chǔ)設(shè)施、成像設(shè)備、工業(yè)儀器儀表、防務(wù)電子和其它多通道、需要大量數(shù)據(jù)的系統(tǒng)要求數(shù)據(jù)轉(zhuǎn)換級提供越來越寬的分辨率和越來越高的采樣率。并行接口的物理布局限制和串行 LVDS(低壓差分信號)方法的比特率限制目前給設(shè)