FPGA
-
基于FPGA的一種高速圖形幀存設(shè)計(jì)
幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道，所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中，然后才送出去顯示的，因此幀存的設(shè)計(jì)是圖形顯示系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。傳統(tǒng)上，可以用來設(shè)計(jì)幀存的存儲(chǔ)器件有多種，如DRAM、VR
-
FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)
FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng) 1系統(tǒng)簡介3/3相雙繞組感應(yīng)發(fā)電機(jī)帶有兩個(gè)繞組：勵(lì)磁補(bǔ)償繞組和功率繞組，如圖1所示。勵(lì)磁補(bǔ)償繞組上接一個(gè)電力電子變換裝置，用來提供感應(yīng)發(fā)電機(jī)需要的無功功率，使功率繞
-
Altera宣布業(yè)界首款支持FPGA的OpenCL工具
21ic訊 Altera公司日前宣布，提供FPGA業(yè)界的第一款用于OpenCL™ 的軟件開發(fā)套件(SDK) (開放計(jì)算語言) 的軟件開發(fā)套件，它結(jié)合了FPGA強(qiáng)大的并行體系結(jié)構(gòu)以及OpenCL并行編程模型。利用這一SDK，熟悉C語言的系統(tǒng)開
-
基于FPGA的幀同步提取方法的研究
在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個(gè)同步系統(tǒng)，以實(shí)現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡單的接收系統(tǒng)框圖如圖1所示。 本文介紹一種基于現(xiàn)場可編程門
-
Microsemi推出下一代SmartFusion2 SoC FPGA
Microsemi推出下一代SmartFusion2 SoC FPGA
-
ADAS：市場發(fā)展趨勢和新興技術(shù)
從上世紀(jì)50年代早期的電動(dòng)車窗到當(dāng)今最新的汽車駕駛系統(tǒng)，豪華汽車所具有的高端特性隨著時(shí)間的推移最終都應(yīng)用到中端和經(jīng)濟(jì)型汽車上，成為必備的電子和電氣系統(tǒng)。最近新出現(xiàn)的高級輔助駕駛系統(tǒng)(ADAS)技術(shù)也不例外。作
-
基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用
實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
-
FPGA遠(yuǎn)程更新重啟系統(tǒng)
正文 1) 因?yàn)镕PGA具有開發(fā)周期短，可更新等優(yōu)點(diǎn)，現(xiàn)在有越來越多的通訊系統(tǒng)采用FPGA作為實(shí)際產(chǎn)品方案。已經(jīng)有大量的FPGA應(yīng)用到通訊系統(tǒng)中，為了降低系統(tǒng)維護(hù)的人力成本，需要能夠?qū)崿F(xiàn)FPGA遠(yuǎn)程版本更新。本文將以Xi
-
基于IP核的FPGA 設(shè)計(jì)方法
幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL
-
Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)
不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專程來到
-
Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點(diǎn)DSP設(shè)計(jì)
Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix® V和Arria V 28 nm FPGA開發(fā)套
-
DSP+FPGA結(jié)構(gòu)在雷達(dá)模擬系統(tǒng)中的應(yīng)用
1 引言隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來越不能滿足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數(shù)字信號(hào)處理技術(shù)逐漸地發(fā)展
-
面向FPGA的EDA工具突破復(fù)雜性屏障
FPGA器件不僅提供可與許多ASIC器件媲美的運(yùn)行速度和門電路容量，而且促進(jìn)了EDA工具在該市場中的發(fā)展。要點(diǎn)FPGA 提供單片系統(tǒng)設(shè)計(jì)需要的功能。多數(shù) FPGA 廠商提供自己的開發(fā)支持軟件。靈活地以多個(gè)廠商的器件為目標(biāo)的
-
Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)
不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專程來到
-
Altera公開下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)
不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專程
-
Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點(diǎn)DSP設(shè)計(jì)
Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix® V和Arria® V 28 nm FPGA開
-
Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)
不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專程來到
-
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
-
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
-
Altera率先在28-nm FPGA上測試復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理設(shè)計(jì)
21ic訊 Altera公司日前宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix® V和Arria® V 28
