FPGA

關(guān)注459人關(guān)注

我要報(bào)錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

遠(yuǎn)程監(jiān)測長島鐵路高架道路結(jié)構(gòu)健康

背景工程師使用結(jié)構(gòu)振動來評估許多建筑和機(jī)器的狀況，包括建筑物、橋梁、水壩、高塔、起重機(jī)和托架。盡管多年來我們已經(jīng)都使用了一定工具來監(jiān)控結(jié)構(gòu)振動，但是這些工具所收集到數(shù)據(jù)不是保真度高卻持續(xù)時(shí)間短的波形

通信技術(shù)
2012-09-26

遠(yuǎn)程監(jiān)測鐵路 COMPACTRIO FPGA
Xilinx展示行業(yè)首個FPGA QPI 1.1接口

All Programmable技術(shù)和器件企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在Intel開發(fā)者論壇（IDF）上首次展示如何通過QuickPath Interconnect（QPI）協(xié)議將現(xiàn)場可編程門陣列(FPGA)與Intel Sandy Bridge Xeon處理器

消費(fèi)電子
2012-09-24

Xilinx 接口 PI FPGA
Xilinx展示行業(yè)首個FPGA QPI 1.1接口

All Programmable技術(shù)和器件企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在Intel開發(fā)者論壇（IDF）上首次展示如何通過QuickPath Interconnect（QPI）協(xié)議將現(xiàn)場可編程門陣列(FPGA)與Intel Sandy Bridge Xeon處理器

消費(fèi)電子
2012-09-24

Xilinx 接口 PI FPGA
Xilinx展示行業(yè)首個FPGA QPI 1.1接口

賽靈思公司(Xilinx, Inc. )在Intel開發(fā)者論壇(IDF)上首次展示如何通過QuickPath Interconnect(QPI)協(xié)議將現(xiàn)場可編程門陣列(FPGA)與Intel Sandy Bridge Xeon處理器相連。賽靈思的QPI解決方案使開發(fā)人員能夠在賽靈思A

電子設(shè)計(jì)自動化
2012-09-24

Xilinx 接口 PI FPGA
工程師，您發(fā)現(xiàn)LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器優(yōu)勢了么？

概覽　　無線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測試無線設(shè)備，需要大量更復(fù)雜的測試設(shè)備，其成本也在不斷提高?！　∈褂锰摂M（

充電吧
2012-09-23

射頻 LabVIEW 儀器 FPGA
Xilinx 展示All Programmable FPGA和SoC以太網(wǎng)解決方案

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )在西班牙巴塞羅那舉行的2012年電信級以太網(wǎng)世界大會(Carrier Ethernet World Congress 2012)上展示了All Programmable技術(shù)在電信級光學(xué)網(wǎng)絡(luò)中的

電子設(shè)計(jì)自動化
2012-09-21

Xilinx SoC PROGRAMMABLE FPGA
LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器簡介

概覽無線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測試無線設(shè)備，需要大量更復(fù)雜的測試設(shè)備，其成本也在不斷提高。使用虛擬(軟件)儀器

電子設(shè)計(jì)自動化
2012-09-21

射頻 LabVIEW 儀器 FPGA
采用基于FPGA的SoC進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)

系統(tǒng)級芯片(SoC)可采用現(xiàn)場可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)兩種方式實(shí)現(xiàn)。目前業(yè)界通常將處理器、邏輯單元和存儲器等系統(tǒng)嵌入FPGA中構(gòu)成靈活的SoC解決方案，本文以Virtex-II系列Platform FPGA為例，說明采用

電子設(shè)計(jì)自動化
2012-09-20

SoC 顯示系統(tǒng) 數(shù)字顯示 FPGA
中國FPGA產(chǎn)業(yè)未來如何在市場上立足

通常來說半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè)，其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展，現(xiàn)今半導(dǎo)體周期越來越短，且每一個周期都有典型應(yīng)用作為拉動點(diǎn)，比如過去的PC、后來的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但

消費(fèi)電子
2012-09-20

Xilinx Altera ASIC FPGA
中國FPGA產(chǎn)業(yè)未來如何在市場上立足

通常來說半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè)，其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展，現(xiàn)今半導(dǎo)體周期越來越短，且每一個周期都有典型應(yīng)用作為拉動點(diǎn)，比如過去的PC、后來的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但

消費(fèi)電子
2012-09-20

Xilinx Altera ASIC FPGA
基于FPGA的多體制雷達(dá)信號源的設(shè)計(jì)

隨著雷達(dá)技術(shù)的發(fā)展，出現(xiàn)了多種體制的雷達(dá)，比如脈沖多普勒雷達(dá)、SAR、相控陣?yán)走_(dá)先進(jìn)，雖然這些雷達(dá)的功能不同，但是為了提作用距離和距離向上的分辨率，都彩了大時(shí)寬積信號。在雷達(dá)信號源設(shè)計(jì)領(lǐng)域，DDS技術(shù)

通信技術(shù)
2012-09-19

信號源雷達(dá)信號 BSP FPGA
基于VHDL語言的FPGA簡易數(shù)字鐘設(shè)計(jì)

作為一個菜鳥我很愿意分享下我做的一些小東西，記得一年前好像少幾天吧，看記錄是2009年5月19日我用51單片機(jī)做數(shù)字鐘的情景，那個時(shí)候用匯編，焦頭爛額，做了三天，還請教了老師。哎，現(xiàn)在都已經(jīng)用C了，而且重心已經(jīng)

消費(fèi)電子
2012-09-18

數(shù)字鐘設(shè)計(jì) VHDL語言 SE FPGA
FPGA全局復(fù)位及局部復(fù)位設(shè)計(jì)

隨著FPGA設(shè)計(jì)越來越復(fù)雜，芯片內(nèi)部的時(shí)鐘域也越來越多，使全局復(fù)位已不能夠適應(yīng)FPGA設(shè)計(jì)的需求，更多的設(shè)計(jì)趨向于使用局部的復(fù)位。本節(jié)將會從FPGA內(nèi)部復(fù)位“樹”的結(jié)構(gòu)來分析復(fù)位的結(jié)構(gòu)。我們的復(fù)位線將會

電子設(shè)計(jì)自動化
2012-09-18

寄存器 BSP FPGA
FPGA和ASIC的比較

ASIC是英文的Application Specific Integrated Circuits縮寫，即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。目前用CPLD(復(fù)雜可編程邏輯器件)和FPGA(現(xiàn)場可編程邏輯陣列)來進(jìn)行AS

電子設(shè)計(jì)自動化
2012-09-18

現(xiàn)場可編程 ASIC APPLICATION FPGA
FPGA引腳信號分配的幾個原則

現(xiàn)在的FPGA正變得越來越復(fù)雜，向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號指配原則提前考慮信號指配，并減少反復(fù)的次數(shù)

電子設(shè)計(jì)自動化
2012-09-18

信號總線引腳 FPGA
FPGA與CPLD的比較

盡管FPGA和CPLD都是可編程器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異，具有各自的特點(diǎn)：1、CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時(shí)序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適

電子設(shè)計(jì)自動化
2012-09-18

布線觸發(fā)器 CPLD FPGA
Altera發(fā)表20奈米SoC FPGA技術(shù)藍(lán)圖可降低60%功耗

Altera公開其下一代20奈米(nm)制程現(xiàn)場可編程閘陣列(FPGA)技術(shù)藍(lán)圖。繼臺積電表示2013年可望量產(chǎn)20奈米產(chǎn)品后，Altera旋即對外發(fā)表其20奈米系統(tǒng)單晶片(SoC)FPGA的產(chǎn)品，將透過三維(3D)封裝技術(shù)進(jìn)行開發(fā)，可較前一代產(chǎn)

電子設(shè)計(jì)自動化
2012-09-17

Altera SoC FPGA技術(shù) FPGA
基于FPGA的高清圖像處理方法介紹

基于FPGA的高清圖像處理方法介紹

嵌入式教程
2012-09-14

數(shù)字電視高分辨率圖像處理 FPGA
基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計(jì)

基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計(jì)

嵌入式教程
2012-09-14

音視頻系統(tǒng)方案監(jiān)視系統(tǒng) FPGA
基于FPGA的正交相干檢波方法及實(shí)現(xiàn)

基于FPGA的正交相干檢波方法及實(shí)現(xiàn)

嵌入式教程
2012-09-14

相位檢波 BSP FPGA

首頁上一頁 174 175 176 177 178 179 180 181 182 183 下一頁尾頁

yangsong901123
lghtjpu
mamahuhu1
hufuju
lqsgg
a626079130
fxmxh
lgby1314
黔驢技窮
天涯尋刀
zyxjudge
liangxiaofeng
sylar^z
zhang..yb
xuwenyao1
jason.tw
盜號4SB
織夜
liujz7
Eric_Xia

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

遠(yuǎn)程監(jiān)測長島鐵路高架道路結(jié)構(gòu)健康

Xilinx展示行業(yè)首個FPGA QPI 1.1接口

Xilinx展示行業(yè)首個FPGA QPI 1.1接口

Xilinx展示行業(yè)首個FPGA QPI 1.1接口

工程師，您發(fā)現(xiàn)LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器優(yōu)勢了么？

Xilinx 展示All Programmable FPGA和SoC以太網(wǎng)解決方案

LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器簡介

采用基于FPGA的SoC進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)

中國FPGA產(chǎn)業(yè)未來如何在市場上立足

中國FPGA產(chǎn)業(yè)未來如何在市場上立足

基于FPGA的多體制雷達(dá)信號源的設(shè)計(jì)

基于VHDL語言的FPGA簡易數(shù)字鐘設(shè)計(jì)

FPGA全局復(fù)位及局部復(fù)位設(shè)計(jì)

FPGA和ASIC的比較

FPGA引腳信號分配的幾個原則

FPGA與CPLD的比較

Altera發(fā)表20奈米SoC FPGA技術(shù)藍(lán)圖可降低60%功耗

基于FPGA的高清圖像處理方法介紹

基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計(jì)

基于FPGA的正交相干檢波方法及實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(459人)

熱門活動

課程視頻