VGA圖形控制器的FPGA實(shí)現(xiàn)
VGA圖形控制器的FPGA實(shí)現(xiàn)
用FPGA實(shí)現(xiàn)FFT算法
醫(yī)療影像技術(shù)在醫(yī)療保健行業(yè)扮演了越來越重要的角色。這一行業(yè)的發(fā)展趨勢(shì)是通過非置入手段來實(shí)現(xiàn)早期疾病預(yù)測(cè)和治療,降低病人開支。多種診斷影像方法的融合以及算法開發(fā)的進(jìn)步是設(shè)計(jì)新設(shè)備來滿足病人需求的主要推動(dòng)
醫(yī)療影像技術(shù)在醫(yī)療保健行業(yè)扮演了越來越重要的角色。這一行業(yè)的發(fā)展趨勢(shì)是通過非置入手段來實(shí)現(xiàn)早期疾病預(yù)測(cè)和治療,降低病人開支。多種診斷影像方法的融合以及算法開發(fā)的進(jìn)步是設(shè)計(jì)新設(shè)備來滿足病人需求的主要推動(dòng)
采用FPGA實(shí)現(xiàn)醫(yī)療影像
安全通信系統(tǒng)的FPGA實(shí)現(xiàn)的方法
摘要:論述了基于麥克風(fēng)陣列的聲源定位技術(shù)的基本原理,給出了利用FPGA實(shí)現(xiàn)系統(tǒng)各模塊的設(shè)計(jì)方法。重點(diǎn)介紹了其原理和模塊的電路實(shí)現(xiàn),給出的基于FPGA設(shè)計(jì)實(shí)驗(yàn)結(jié)果表明,系統(tǒng)最大限度發(fā)揮了FPGA的優(yōu)勢(shì)、簡(jiǎn)化了系統(tǒng)設(shè)
摘要:基于DDS和VHDL硬件描述技術(shù),采用大規(guī)??删幊涕T陣列FPGA,實(shí)現(xiàn)了FSK和PSK數(shù)字調(diào)制。介紹了m偽隨機(jī)基帶碼元發(fā)生器、跳變檢測(cè)器和DDS信號(hào)發(fā)生等模塊。系統(tǒng)參數(shù)易修改、可移植性強(qiáng)、性能穩(wěn)定。 關(guān)鍵詞:FSK/PS
摘要:針對(duì)連通域標(biāo)記算法運(yùn)算量大、速度慢、硬件實(shí)現(xiàn)困難的缺點(diǎn),提出一種適于現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn)的二值圖像連通域快速標(biāo)記的算法,并用VHDL硬件開發(fā)語(yǔ)言在XILINX公司的FPGA上實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明了該算
3.設(shè)計(jì)工具和IP 雖然MATLAB等工具非常適合軟件算法開發(fā),但是還不足以在FPGA中實(shí)現(xiàn)。設(shè)計(jì)人員使用Altera以及第三方EDA工具和IP,可以加速其設(shè)計(jì)在FPGA中的實(shí)現(xiàn)。例如,Altera提供全套的工具:DSP Builder、SOPC Bui
設(shè)計(jì)工具 雖然MATLAB等工具非常適合軟件算法開發(fā),但是還不足以在FPGA中實(shí)現(xiàn)。設(shè)計(jì)人員使用Altera以及第三方EDA工具和IP,可以加速其設(shè)計(jì)在FPGA中的實(shí)現(xiàn)。例如,Altera提供全套的工具:DSP Builder、SOPC Builder、
摘要:基于提高速度和減少面積的理念,對(duì)傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良??紤]到FPGA的實(shí)現(xiàn)特點(diǎn),研究并設(shè)計(jì)了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器,并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
摘要:基于提高速度和減少面積的理念,對(duì)傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良??紤]到FPGA的實(shí)現(xiàn)特點(diǎn),研究并設(shè)計(jì)了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器,并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
摘要:文章通過對(duì)1553B總線協(xié)議的研究,結(jié)合現(xiàn)代EDA技術(shù),介紹了一種使用現(xiàn)場(chǎng)可編程邏輯器件(FPGA)設(shè)計(jì)1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過采用Verilog HDL硬件描述語(yǔ)言和原理圖混合輸入法,使設(shè)
摘要:為解決現(xiàn)代電子戰(zhàn)對(duì)接收機(jī)處理帶寬寬、靈敏度高及實(shí)時(shí)性處理的要求,提出一種數(shù)字信道化接收機(jī)的設(shè)計(jì)方法。在推導(dǎo)高效信道化接收機(jī)模型的基礎(chǔ)上,采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)。該接收機(jī)利用超高
摘要:為解決現(xiàn)代電子戰(zhàn)對(duì)接收機(jī)處理帶寬寬、靈敏度高及實(shí)時(shí)性處理的要求,提出一種數(shù)字信道化接收機(jī)的設(shè)計(jì)方法。在推導(dǎo)高效信道化接收機(jī)模型的基礎(chǔ)上,采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)。該接收機(jī)利用超高
摘要:根據(jù)有限沖擊響應(yīng)(FIR)數(shù)字濾波器的原理,綜合運(yùn)用Matlab和FPGA的QuartusⅡ兩大計(jì)算機(jī)軟件,提出了一種利用QuartusⅡ中參數(shù)化宏功能模塊(LPM)的FIR濾波器設(shè)計(jì)方法。首先利用Matlab設(shè)計(jì)濾波器系數(shù),再利用Quart
摘要:現(xiàn)代數(shù)字電子系統(tǒng)設(shè)計(jì)正在朝著新的方向發(fā)展,即利用FPGA技術(shù)進(jìn)行系境設(shè)計(jì)。介紹了一種利用FPGA來實(shí)現(xiàn)通用串行異步收發(fā)器(UA-RT)和控制通信的MCU的數(shù)字系統(tǒng),底層設(shè)計(jì)模塊采用VHDL硬件描述語(yǔ)言實(shí)現(xiàn),并進(jìn)行了仿
立體攝像深度感知的FPGA實(shí)現(xiàn)