一、 引言? 現(xiàn)代通信技術(shù)、微電子技術(shù)和計算機技術(shù)的飛速發(fā)展,促進了無線通信技術(shù)從數(shù)字化走向軟件化。軟件無線電的出現(xiàn)掀起了無線通信技術(shù)的又一次革命,它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一
高清晰度數(shù)字電視(HDTV)技術(shù)是當(dāng)今世界上最先進的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個國的科技綜合實力,蘊藏著巨大的市場潛力。數(shù)字電視地面廣播編碼正交頻分復(fù)用(CMOFDM)傳輸系統(tǒng)以其較強的抗多
一、 引言? 現(xiàn)代通信技術(shù)、微電子技術(shù)和計算機技術(shù)的飛速發(fā)展,促進了無線通信技術(shù)從數(shù)字化走向軟件化。軟件無線電的出現(xiàn)掀起了無線通信技術(shù)的又一次革命,它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一
摘要:闡述了一種導(dǎo)頻疊加的OFDM同步方法,利用具有良好的自相關(guān)性PN序列實現(xiàn)時偏和頻偏估計。在多徑信道條件下,通過Matlab仿真能較好地實現(xiàn)同步。然后利用Altera公司的芯片在QuartusⅡ8.0工具平臺上實現(xiàn)了OFDM同步
摘要:闡述了一種導(dǎo)頻疊加的OFDM同步方法,利用具有良好的自相關(guān)性PN序列實現(xiàn)時偏和頻偏估計。在多徑信道條件下,通過Matlab仿真能較好地實現(xiàn)同步。然后利用Altera公司的芯片在QuartusⅡ8.0工具平臺上實現(xiàn)了OFDM同步
利用語音編碼技術(shù)可有效降低信息存儲量、提高信道利用率。混合激勵線性預(yù)測(MELP)語音編碼算法能在較低碼率下提供較高的語音質(zhì)量、自然度和清晰度,已成為美國國防部新的2.4 Kb/s的語音編碼標準。語音編碼技術(shù)在當(dāng)今
超長指令字VLIW微處理器架構(gòu)采用了先進的清晰并行指令設(shè)計。VLIW微處理器的最大優(yōu)點是簡化了處理器的結(jié)構(gòu),刪除了處理器內(nèi)部許多復(fù)雜的控制電路,它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù),并把這些機器指令均勻地分
超長指令字VLIW微處理器架構(gòu)采用了先進的清晰并行指令設(shè)計。VLIW微處理器的最大優(yōu)點是簡化了處理器的結(jié)構(gòu),刪除了處理器內(nèi)部許多復(fù)雜的控制電路,它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù),并把這些機器指令均勻地分
利用語音編碼技術(shù)可有效降低信息存儲量、提高信道利用率?;旌霞罹€性預(yù)測(MELP)語音編碼算法能在較低碼率下提供較高的語音質(zhì)量、自然度和清晰度,已成為美國國防部新的2.4 Kb/s的語音編碼標準。語音編碼技術(shù)在當(dāng)今
MELP混合線性碼激勵的FPGA實現(xiàn)的系統(tǒng)框架介紹
超長指令字VLIW微處理器架構(gòu)采用了先進的清晰并行指令設(shè)計。VLIW微處理器的最大優(yōu)點是簡化了處理器的結(jié)構(gòu),刪除了處理器內(nèi)部許多復(fù)雜的控制電路,它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù),并把這些機器指令均勻地分
超長指令字VLIW微處理器架構(gòu)采用了先進的清晰并行指令設(shè)計。VLIW微處理器的最大優(yōu)點是簡化了處理器的結(jié)構(gòu),刪除了處理器內(nèi)部許多復(fù)雜的控制電路,它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù),并把這些機器指令均勻地分
摘要 直接序列擴頻通信系統(tǒng)以強抗噪聲、低截獲性和多址通信等特點,在軍事及民用移動通信網(wǎng)絡(luò)中得到廣泛應(yīng)用。文中對直序擴頻的FPGA實現(xiàn)技術(shù)進行了研究。以QuartusII為開發(fā)工具,建立了一個初步的直接序列擴頻通信系
新型數(shù)據(jù)格式轉(zhuǎn)換的FPGA實現(xiàn)
摘要:設(shè)計了基于ISO18000-6C標準的USB2.0數(shù)據(jù)通信協(xié)議便攜式射頻讀寫器。以Altera EP1C3T144為核心控制器、CC1100為RF收發(fā)器、CH372為USB接口器件,組成了該硬件系統(tǒng)。經(jīng)測試,系統(tǒng)收發(fā)頻率為889 MHz,最高數(shù)據(jù)傳輸
Flash編程器的FPGA實現(xiàn)
摘要:在數(shù)字匹配濾波器和超前滯后鑒相環(huán)路的理論基礎(chǔ)上,采用VHDL編程,在FPGA芯片上實現(xiàn)PN碼捕獲和跟蹤的電路。詳細討論了各電路模塊的設(shè)計實現(xiàn)方法。完成電路的仿真驗證,給出了仿真波形。結(jié)果表明電路工作正常可
浮點LMS算法的FPGA實現(xiàn)
引 言數(shù)字相關(guān)器作為軟件無線電的典型應(yīng)用,在擴頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴頻通信中,采用模擬器件(如:聲表面波器) 來實現(xiàn)解擴單元,而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性,因此,對數(shù)字相關(guān)器
現(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的,它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比,其優(yōu)點主要在于它有很強的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對電路的修改和