自適應(yīng)濾波器的研究是近年來研究的熱門方向,在PFGA中實(shí)現(xiàn)高速的自適應(yīng)濾波器的設(shè)計更是一個熱點(diǎn),在此采用DSP Builder系統(tǒng)建模的方法,在FPGA中實(shí)現(xiàn)了歸一化LMS算法,實(shí)驗(yàn)結(jié)果表明:用DSPBuilder設(shè)計的8階DNLMS算法比用底層的VHDL代碼設(shè)計效率更高,靈活性更大,速度更快。同樣比通用的DSP芯片設(shè)計的8階NLMS濾波器處理速度快了20多倍。如果將8階NLMS濾波器擴(kuò)展到512階或者1 024階,可以很好地應(yīng)用于自適應(yīng)回聲消除等很多自適應(yīng)濾波的領(lǐng)域。
自適應(yīng)濾波器的研究是近年來研究的熱門方向,在PFGA中實(shí)現(xiàn)高速的自適應(yīng)濾波器的設(shè)計更是一個熱點(diǎn),在此采用DSP Builder系統(tǒng)建模的方法,在FPGA中實(shí)現(xiàn)了歸一化LMS算法,實(shí)驗(yàn)結(jié)果表明:用DSPBuilder設(shè)計的8階DNLMS算法比用底層的VHDL代碼設(shè)計效率更高,靈活性更大,速度更快。同樣比通用的DSP芯片設(shè)計的8階NLMS濾波器處理速度快了20多倍。如果將8階NLMS濾波器擴(kuò)展到512階或者1 024階,可以很好地應(yīng)用于自適應(yīng)回聲消除等很多自適應(yīng)濾波的領(lǐng)域。
為了研究不同結(jié)構(gòu)的FIR數(shù)字濾波器FPGA實(shí)現(xiàn)對數(shù)字多普勒接收機(jī)中FPGA器件資源消耗及其實(shí)現(xiàn)的濾波器的速度性能,在Xilinx ISE-l0.1開發(fā)平臺中,采用Verilog HDL語言分別實(shí)現(xiàn)了FIR數(shù)字濾波器的改進(jìn)的串行結(jié)構(gòu)、并行結(jié)構(gòu)以及DA結(jié)構(gòu),并在ModelSim仿真驗(yàn)證平臺中仿真了實(shí)現(xiàn)設(shè)計。結(jié)果表明,改進(jìn)串行結(jié)構(gòu)的實(shí)現(xiàn)消耗資源少但濾波速度慢,并行結(jié)構(gòu)的實(shí)現(xiàn)濾波速度快但消耗資源多,而DA算法的實(shí)現(xiàn)速度僅取決于輸入數(shù)據(jù)的寬度,所以濾波速度通常較快且消耗的資源較少。
摘 要:本文在分析目前使用的GPS定位系統(tǒng)的基礎(chǔ)上,探討了一種替代系統(tǒng),系統(tǒng)通過接收不同城市廣播電臺的發(fā)出的報時信號,算出這些地方距離定位設(shè)備所在地的距離,進(jìn)而確定本地的確切地理位置,設(shè)計了系統(tǒng)的FPGA實(shí)現(xiàn)
摘要:介紹一種以FPGA為核心,基于網(wǎng)口傳輸?shù)娜矢呋叶韧絃ED顯示屏控制系統(tǒng)的設(shè)計方法。該設(shè)計改變傳統(tǒng)設(shè)計中低效高成本的信號采集和傳送方式,改用實(shí)時采集DVI接口顯示信號、通過網(wǎng)口傳輸數(shù)據(jù),采用高集成度FPGA
摘要:介紹一種以FPGA為核心,基于網(wǎng)口傳輸?shù)娜矢呋叶韧絃ED顯示屏控制系統(tǒng)的設(shè)計方法。該設(shè)計改變傳統(tǒng)設(shè)計中低效高成本的信號采集和傳送方式,改用實(shí)時采集DVI接口顯示信號、通過網(wǎng)口傳輸數(shù)據(jù),采用高集成度FPGA
Altera 公司宣布其Stratix IV GT FPGA 實(shí)現(xiàn)了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbp
摘要:在分析雙線幅度法(Rife)、修正雙線幅度法(MRife)、傅里葉系數(shù)插值迭代3種算法的基礎(chǔ)上,結(jié)合FPGA的并行處理優(yōu)勢,將迭代變?yōu)椴⑿羞\(yùn)算,由此得出了一種快速頻率估計算法。并將新算法進(jìn)行FPGA設(shè)計,給出了算法
引言 正交頻分復(fù)用(OrthogonalFrequency Division Multiplexing,OFDM)技術(shù)已經(jīng)成為第四代移動通信研究的熱點(diǎn),同時,OFDM同步又是OFDM的關(guān)鍵技術(shù),研究OFDM同步技術(shù)的目的就是為了防止碼間干擾和載波干擾。當(dāng)前O
引言 正交頻分復(fù)用(OrthogonalFrequency Division Multiplexing,OFDM)技術(shù)已經(jīng)成為第四代移動通信研究的熱點(diǎn),同時,OFDM同步又是OFDM的關(guān)鍵技術(shù),研究OFDM同步技術(shù)的目的就是為了防止碼間干擾和載波干擾。當(dāng)前O
摘要:HDB3(三階高密度雙極性)碼具有無直流分量、低頻成分少、連零個數(shù)不超過3個、便于提取時鐘信號等特點(diǎn)。通過對HDB3編解碼原理進(jìn)行分析和研究,提出一種基于FPGA的HDB3編解碼實(shí)現(xiàn)方法,給出Verilog HDL語言的實(shí)現(xiàn)
藍(lán)牙技術(shù)注定會成為一項(xiàng)通用的低成本無線技術(shù),可適用于一系列范圍廣泛的數(shù)據(jù)通信應(yīng)用。但仍有兩個主要方面需要進(jìn)一步的考慮,即有關(guān)藍(lán)牙通信中的數(shù)據(jù)安全性和數(shù)據(jù)完整性的問題。這兩個方面會限制藍(lán)牙技術(shù)的適用范圍
0 引言 WiMAX ( Wordwide Interoperability for Mi-crowave Access)是代表空中接口滿足IEEE 802.16標(biāo)準(zhǔn)的寬帶無線通信系統(tǒng)。其中IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY),即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)
恩智浦半導(dǎo)體(NXP Semiconductors)近日宣布,其推出的支持JESD204A標(biāo)準(zhǔn)的CGV™ 系列數(shù)據(jù)轉(zhuǎn)換器,與Xilinx® 高性能Virtex®-6 FPGA及低成本Spartan®-6 FPGA系列實(shí)現(xiàn)互通。對設(shè)備設(shè)計者來說,可編程邏
如今,即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊,能以550MHz以上的時鐘速度處理信號。不過,直到現(xiàn)在,音頻信號處理中還很少需要用到這些功能。串行實(shí)現(xiàn)千
本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實(shí)現(xiàn)方法,以及Altera提供的一種數(shù)字信號處理的工具,DSP BUILDER。
本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點(diǎn)對點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個RapidIO IP 上,從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
如今,即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊,能以550MHz以上的時鐘速度處理信號。不過,直到現(xiàn)在,音頻信號處理中還很少需要用到這些功能。串行實(shí)現(xiàn)千
本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實(shí)現(xiàn)方法,以及Altera提供的一種數(shù)字信號處理的工具,DSP BUILDER。
本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點(diǎn)對點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個RapidIO IP 上,從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。