-
WCDMA速率適配算法的FPGA實(shí)現(xiàn)
速率適配算法是業(yè)務(wù)復(fù)用方案的核心算法。本文具體提出了在FPGA中進(jìn)行模塊合并、產(chǎn)生鑿孔圖樣進(jìn)行比特積攢搬移的實(shí)現(xiàn)方案，縮短了處理延時(shí)，大大提高了系統(tǒng)的處理能力。
-
利用FPGA實(shí)現(xiàn)多路話音/數(shù)據(jù)復(fù)接設(shè)備
本文利用FPGA完成了8路同步話音及16路異步數(shù)據(jù)的復(fù)接與分接過程，并且實(shí)現(xiàn)了復(fù)接前的幀同步捕獲和利用DDS對(duì)時(shí)鐘源進(jìn)行分頻得到所需時(shí)鐘的過程。
-
利用FPGA實(shí)現(xiàn)異步FIFO設(shè)計(jì)
本文系統(tǒng)地介紹了一種由數(shù)字信號(hào)處理器TMS320C6416、可編程邏輯器件Spartan3E構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)。
-
利用FPGA實(shí)現(xiàn)異步FIFO設(shè)計(jì)
本文系統(tǒng)地介紹了一種由數(shù)字信號(hào)處理器TMS320C6416、可編程邏輯器件Spartan3E構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)。
-
DVB-C解交織器的FPGA實(shí)現(xiàn)
本文分析了卷積交織和解交織的基本原理，然后采用Altera 的FPGA器件，用RAM分區(qū)循環(huán)移位法來實(shí)現(xiàn)解交織器。
-
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
本文利用QuartusⅡ和Matlab/Simulink之間的接口工具DSP Builder來設(shè)計(jì)整個(gè)DDS系統(tǒng).
-
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
本文利用QuartusⅡ和Matlab/Simulink之間的接口工具DSP Builder來設(shè)計(jì)整個(gè)DDS系統(tǒng).
-
利用APTIX MP3C和Spartan-IIE FPGA實(shí)現(xiàn)數(shù)據(jù)系統(tǒng)的驗(yàn)證
隨著數(shù)字電路設(shè)計(jì)的規(guī)模及復(fù)雜程度的提高，對(duì)其進(jìn)行測(cè)試試驗(yàn)證所花費(fèi)的時(shí)間和費(fèi)用也隨之提高，所以減少測(cè)試驗(yàn)證成本是當(dāng)前數(shù)字電路設(shè)計(jì)的關(guān)鍵。
-
利用APTIX MP3C和Spartan-IIE FPGA實(shí)現(xiàn)數(shù)據(jù)系統(tǒng)的驗(yàn)證
隨著數(shù)字電路設(shè)計(jì)的規(guī)模及復(fù)雜程度的提高，對(duì)其進(jìn)行測(cè)試試驗(yàn)證所花費(fèi)的時(shí)間和費(fèi)用也隨之提高，所以減少測(cè)試驗(yàn)證成本是當(dāng)前數(shù)字電路設(shè)計(jì)的關(guān)鍵。
-
采用FPGA實(shí)現(xiàn)脈動(dòng)陣列
微電子學(xué)的發(fā)展徹底改變了計(jì)算機(jī)的設(shè)計(jì)：集成電路技術(shù)增加了能夠安裝到單個(gè)芯片中的元器件數(shù)目及其復(fù)雜度。因此，采用這種技術(shù)可以構(gòu)建低成本、專用的外圍器件，從而迅速地解決復(fù)雜的問題。
-
利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)
介紹基于現(xiàn)場(chǎng)可編程門陣列（FPGA），利用VHDL語言設(shè)計(jì)實(shí)現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲(chǔ)接口結(jié)構(gòu)和SDRAM控制狀態(tài)機(jī)的設(shè)計(jì)。
-
數(shù)字頻率合成器的FPGA實(shí)現(xiàn)
介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn)，給出了用ACEX 1K系列器件EP1K10TC144－1實(shí)現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和仿真結(jié)果。
-
用FPGA實(shí)現(xiàn)1553B總線接口中的曼碼編解碼器
介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器。
-
用FPGA實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離的高精度傳輸
詳細(xì)闡述一種利用交錯(cuò)編碼的思想，來改遠(yuǎn)距離通信質(zhì)量的新設(shè)計(jì)。
