-
基于多速率DA的根升余弦濾波器的FPGA實現(xiàn)
0 引 言 根升余弦成形濾波器是數(shù)字信號處理中的重要部件，它能對數(shù)字信號進(jìn)行成形濾波，壓縮旁瓣，減少干擾的影響，從而降低誤碼率。根據(jù)文獻(xiàn)[1]，它的傳統(tǒng)FP-GA實現(xiàn)方式基于乘累加器(Multiplier Add Cell，M
-
FIR帶通濾波器的FPGA實現(xiàn)
為設(shè)計一個項目可用的FIR數(shù)字帶通濾波器，采用Matlab／Simulink軟件中DSPBulider強(qiáng)大的算法模塊設(shè)計工具，結(jié)合Altera公司的FPGA開發(fā)板實現(xiàn)FIR數(shù)字帶通濾波器的系統(tǒng)集成、RTL級仿真、綜合編譯、下載等設(shè)計流程，并對正弦信號進(jìn)行濾波，結(jié)果下載到開發(fā)板上用示波器觀測，達(dá)到了預(yù)期的濾波效果和目的?；贒SPBuilder完成系統(tǒng)建模，省去了復(fù)雜的VHDL編程，還可針對具體模塊進(jìn)行參數(shù)設(shè)置從而適應(yīng)不同的濾波需求。該方法實現(xiàn)簡單、可靠，還可類推實現(xiàn)其他復(fù)雜的嵌入式系統(tǒng)設(shè)計。
-
基于多速率DA的根升余弦濾波器的FPGA實現(xiàn)
0 引 言 根升余弦成形濾波器是數(shù)字信號處理中的重要部件，它能對數(shù)字信號進(jìn)行成形濾波，壓縮旁瓣，減少干擾的影響，從而降低誤碼率。根據(jù)文獻(xiàn)[1]，它的傳統(tǒng)FP-GA實現(xiàn)方式基于乘累加器(Multiplier Add Cell，M
-
DS/FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步技術(shù)的FPGA實現(xiàn)
研究采用編碼擴(kuò)頻的DS/FH混合擴(kuò)頻接收機(jī)的核心模塊——同步及解擴(kuò)部分的FPGA實現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上，實現(xiàn)了接收機(jī)的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成，提高了捕獲速度。實驗結(jié)果證明該方案是正確可行的。
-
DS/FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步技術(shù)的FPGA實現(xiàn)
研究采用編碼擴(kuò)頻的DS/FH混合擴(kuò)頻接收機(jī)的核心模塊——同步及解擴(kuò)部分的FPGA實現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上，實現(xiàn)了接收機(jī)的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成，提高了捕獲速度。實驗結(jié)果證明該方案是正確可行的。
-
H．264中二進(jìn)制化編碼器的FPGA實現(xiàn)
1 引言 隨著數(shù)字電視及視頻會議的發(fā)展以及應(yīng)用，H．264由于其更高的壓縮比、更好的圖像質(zhì)量和良好的網(wǎng)絡(luò)適應(yīng)性而備受關(guān)注。 基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(CABAC)則作為H．264編碼器系統(tǒng)的最后一環(huán)，對
-
DCT域數(shù)字水印算法的FPGA實現(xiàn)
1 引言 隨著計算機(jī)網(wǎng)絡(luò)和數(shù)字通信技術(shù)的迅速發(fā)展，數(shù)字技術(shù)使數(shù)字多媒體(數(shù)字視頻、數(shù)字音頻、數(shù)字圖像等)的傳輸與復(fù)制變得非常容易，但卻增加了多媒體信息被非法盜版的機(jī)會。數(shù)字作品的版權(quán)保護(hù)成為一個急需解
-
拉普拉斯算子的FPGA實現(xiàn)方法
為了能快速實現(xiàn)Laplacian算子高頻增強(qiáng)功能，通過理論研究設(shè)計出該算子實現(xiàn)的硬件結(jié)構(gòu)。提出一種調(diào)用仿真軟件中宏功能塊快速實現(xiàn)算法的硬件實現(xiàn)模式。詳細(xì)介紹使用QuattusⅡ中Megafunctions宏功能模塊庫實現(xiàn)3×3模板Laplacian算子的過程。通過實驗結(jié)果表明，用該方法實現(xiàn)的算子能夠取得良好的濾波效果，且設(shè)計方便、有效，為相似功能模塊的設(shè)計提供了新思路。
-
Sobel邊緣檢測的FPGA實現(xiàn)
為了采用FPGA來實時實現(xiàn)Sobel邊緣檢測，設(shè)計者往往自己編寫代碼。在此介紹基于QuartusⅡ提供的參數(shù)可設(shè)置宏功能模塊，實現(xiàn)Sobel邊緣檢測的新方案。該方案獲得了比用戶編寫的代碼更優(yōu)的綜合和實現(xiàn)結(jié)果，節(jié)省了寶貴的設(shè)計時間，并且獲得了很好的邊緣檢測效果。
-
DCT域數(shù)字水印算法的FPGA實現(xiàn)
1 引言 隨著計算機(jī)網(wǎng)絡(luò)和數(shù)字通信技術(shù)的迅速發(fā)展，數(shù)字技術(shù)使數(shù)字多媒體(數(shù)字視頻、數(shù)字音頻、數(shù)字圖像等)的傳輸與復(fù)制變得非常容易，但卻增加了多媒體信息被非法盜版的機(jī)會。數(shù)字作品的版權(quán)保護(hù)成為一個急需解
-
基于數(shù)字移相的高精度脈寬測量系統(tǒng)及其FPGA實現(xiàn)
在測量與儀器儀表領(lǐng)域,經(jīng)常需要對數(shù)字信號的脈沖寬度進(jìn)行測量.這種測量通常采用脈沖計數(shù)法,即在待測信號的高電平或低電平用一高頻時鐘脈沖進(jìn)行計數(shù),然后根據(jù)脈沖的個數(shù)計算待測信號寬度,如圖1所示.待測信號相對于
