低成本的FPGA或CPLD可以幫助家電設(shè)計(jì)師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現(xiàn)節(jié)能的電機(jī)控制。
本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1, 對(duì)乘法器進(jìn)行了波形仿真, 并采用0.5CMOS工藝進(jìn)行邏輯綜合。
由于更嚴(yán)格的功耗限制、規(guī)范和標(biāo)準(zhǔn)要求,系統(tǒng)設(shè)計(jì)師現(xiàn)在比什么時(shí)候都關(guān)注功耗問(wèn)題。
本文提出了一種全數(shù)字差分BPSK擴(kuò)頻接收機(jī)的實(shí)現(xiàn)方案,通過(guò)Simulink仿真驗(yàn)證了該方案具有較低的誤碼率。
本文提出了一種全數(shù)字差分BPSK擴(kuò)頻接收機(jī)的實(shí)現(xiàn)方案,通過(guò)Simulink仿真驗(yàn)證了該方案具有較低的誤碼率。
本文以UART為重點(diǎn)討論了FP-GA與上位機(jī)串行通信的實(shí)現(xiàn)方法。采用高級(jí)語(yǔ)言VB實(shí)現(xiàn)了上位機(jī)與FPGA的通信。
在用FPGA或?qū)S眉呻娐穼?shí)現(xiàn)數(shù)字信號(hào)處理算法時(shí),計(jì)算速度和芯片面積是兩個(gè)相互制約的主要問(wèn)題。
在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric™技術(shù)。
在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric™技術(shù)。
本文介紹了用FPGA實(shí)現(xiàn)的FIR算法,并對(duì)這種算法應(yīng)用于汽車(chē)動(dòng)態(tài)稱重儀表中的結(jié)果做了分析。實(shí)踐證明此算法用于動(dòng)態(tài)稱重具有良好的效果。
本文將嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合,在FPGA上開(kāi)發(fā)了一個(gè)嵌入式WEB服務(wù)器,并與電網(wǎng)參數(shù)測(cè)量?jī)x器相結(jié)合,構(gòu)成遠(yuǎn)程電網(wǎng)參數(shù)測(cè)量系統(tǒng),為電網(wǎng)系統(tǒng)網(wǎng)絡(luò)化管理提供了技術(shù)支持,具有很好的應(yīng)用前景。
本文將嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合,在FPGA上開(kāi)發(fā)了一個(gè)嵌入式WEB服務(wù)器,并與電網(wǎng)參數(shù)測(cè)量?jī)x器相結(jié)合,構(gòu)成遠(yuǎn)程電網(wǎng)參數(shù)測(cè)量系統(tǒng),為電網(wǎng)系統(tǒng)網(wǎng)絡(luò)化管理提供了技術(shù)支持,具有很好的應(yīng)用前景。
遠(yuǎn)程測(cè)控中嵌入式Web服務(wù)器的FPGA實(shí)現(xiàn)
遠(yuǎn)程測(cè)控中嵌入式Web服務(wù)器的FPGA實(shí)現(xiàn)