-
搶攻FinFET設(shè)計商機 益華發(fā)布新Virtuoso平臺
益華(Cadence)針對28奈米以下制程及鰭式場效電晶體(FinFET)制程發(fā)布最新版Virtuoso布局(Layout)設(shè)計套件，該套件具備電子意識設(shè)計(Electrically Aware Design, EAD)功能，
-
臺積電后日法說 陸行之4問張忠謀
臺積電第二季法說會訂后天（18日）召開，臺股靜候董事長張忠謀開金口論斷下半年科技業(yè)景氣，巴克萊資本證券亞太區(qū)半導(dǎo)體首席分析師陸行之昨（15）日指出，會中將針對庫存調(diào)整、先進制程、蘋果訂單、競爭對手等4大議題
-
聯(lián)電攜手新思完成首個14nm FinFET制程驗證工具設(shè)計定案
聯(lián)電與新思科技(Synopsys)共同宣布，兩家公司的合作已獲得成果，采用新思科技DesignWare邏輯庫的IP組合，和Galaxy實作平臺的一部分寄生StarRC萃取方案，成功完成聯(lián)電第一個14奈米FinFET制程驗證工具的設(shè)計定案。在雙
-
聯(lián)電完成14nm制程FinFET結(jié)構(gòu)晶體管芯片流片
在Synopsys 的協(xié)助下，臺灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動14nm制程FinFET產(chǎn)品的制造，而這次這款測試芯片完成流片設(shè)計則顯然向?qū)崿F(xiàn)
-
聯(lián)電與Synopsys攜手加速14奈米FinFET制程開發(fā)
晶圓代工大廠聯(lián)華電子(UMC，以下簡稱聯(lián)電)與全球半導(dǎo)體設(shè)計制造提供軟體、IP與服務(wù)的領(lǐng)導(dǎo)廠商新思科技(Synopsys)共同宣布兩家公司的合作已獲得成果，采用新思科技 DesignWare 邏輯庫的 IP 組合，和 Galaxy 實作平臺的
-
聯(lián)電完成14nm制程FinFET結(jié)構(gòu)晶體管芯片流片
在Synopsys的協(xié)助下，臺灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動14nm制程FinFET產(chǎn)品的制造，而這次這款測試芯片完成流片設(shè)計則顯然向?qū)崿F(xiàn)這
-
聯(lián)電完成14nm制程FinFET結(jié)構(gòu)晶體管芯片流片
在Synopsys 的協(xié)助下，臺灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動14nm制程FinFET產(chǎn)品的制造，而這次這款測試芯片完成流片設(shè)計則顯然向?qū)崿F(xiàn)
-
聯(lián)電攜手新思 14nm設(shè)計定案采用Galaxy平臺
聯(lián)電(2303-TW)(UMC-US)與新思科技(Synopsys)(SNPS-US)共同宣布，兩家公司的合作已獲得成果，采用新思科技DesignWare邏輯庫的IP組合，和Galaxy實作平臺的一部分寄生StarRC萃取方案，成功完成聯(lián)電第一個14奈米FinFET制
-
聯(lián)電完成14nm制程FinFET結(jié)構(gòu)晶體管芯片流片
在Synopsys 的協(xié)助下，臺灣聯(lián)電(UMC)首款基于14nm制程及FinFET晶體管技術(shù)的測試用芯片日前完成了流片。聯(lián)電公司早前曾宣布明年下半年有意啟動14nm制程FinFET產(chǎn)品的制造，而這次這款測試芯片完成流片設(shè)計則顯然向?qū)崿F(xiàn)
-
聯(lián)華與新思攜手 加速聯(lián)華電子14奈米FinFET制程研發(fā)
聯(lián)華電子與全球半導(dǎo)體設(shè)計制造提供軟件、IP與服務(wù)的領(lǐng)導(dǎo)廠商新思科技(Synopsys)，日前(26日)共同宣布，兩家公司的合作已獲得成果。采用新思科技DesignWare®邏輯庫的IP組合及 Galaxy™實作平臺的一部分-寄生
-
聯(lián)電攜手新思 14nm設(shè)計定案 采用Galaxy平臺
聯(lián)電(2303-TW)(UMC-US)與新思科技(Synopsys)(SNPS-US)共同宣布，兩家公司的合作已獲得成果，采用新思科技DesignWare邏輯庫的IP組合，和Galaxy實作平臺的一部分寄生StarRC萃取方案，成功完成聯(lián)電第一個14奈米FinFET制
-
賽靈思：28nm業(yè)界領(lǐng)先 未來市場進一步擴大
賽靈思與TSMC強強聯(lián)合，再加上與ARM在嵌入式領(lǐng)域的配合，未來幾年賽靈思的市場份額將進一步擴大。作為可編程FPGA的發(fā)明者和Fabless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者，賽靈思(Xilinx)一直都是行業(yè)的創(chuàng)新先鋒企業(yè)。29年來，賽靈
-
聯(lián)電加入IBM技術(shù)聯(lián)盟 攜手奔向10nm工藝
在半導(dǎo)體行業(yè)，聯(lián)電(UMC)算不上往往與最先進的技術(shù)搭不上邊，不過這一次，臺灣代工廠準(zhǔn)備走在世界前列了。IBM、聯(lián)電今天共同宣布，聯(lián)電將加入IBM技術(shù)開發(fā)聯(lián)盟，共同參與10nm CMOS工藝的開發(fā)。IBM技術(shù)開發(fā)聯(lián)盟是一個由
-
聯(lián)電加入IBM技術(shù)聯(lián)盟 攜手奔向10nm工藝
在半導(dǎo)體行業(yè)，聯(lián)電(UMC)算不上往往與最先進的技術(shù)搭不上邊，不過這一次，臺灣代工廠準(zhǔn)備走在世界前列了。IBM、聯(lián)電今天共同宣布，聯(lián)電將加入IBM技術(shù)開發(fā)聯(lián)盟，共同參與10nm CMOS工藝的開發(fā)。IBM技術(shù)開發(fā)聯(lián)盟是一個由
-
如何選擇滿足FPGA設(shè)計需求的工藝？
FPGA在系統(tǒng)中表現(xiàn)出的特性是由芯片制造的半導(dǎo)體工藝決定的，當(dāng)然它們之間的關(guān)系比較復(fù)雜。過去，在每一節(jié)點會改進工藝的各個方面，每一新器件的最佳工藝選擇是尺寸最小的最新工藝?，F(xiàn)在，情況已不再如此。取而代之的
2013-06-14 -
聯(lián)電、IBM 攜手10納米CMOS
聯(lián)電與IBM昨（13）日共同宣布，聯(lián)電將加入IBM技術(shù)開發(fā)聯(lián)盟共同開發(fā)10nm(納米）CMOS制程技術(shù)。 聯(lián)電表示，將指派工程團隊加入位于美國紐約州阿爾巴尼（Albany, New York）的10納米研發(fā)計劃，而聯(lián)電14納米FinFET與
-
張忠謀：16nm量產(chǎn)更快速，對臺積前途非常樂觀
晶圓代工龍頭臺積電(2330)今(11日)召開股東會，董事長張忠謀(見附圖)也于股東會中向股東報告臺積未來在先進制程的進度。他表示，臺積于去年11月，即開始采用20奈米系統(tǒng)單晶片制程，為客戶生產(chǎn)測試晶片，并預(yù)計于2014
-
14納米制程 牽動臺積霸業(yè)
2015年起，晶圓代工產(chǎn)業(yè)在16/14納米制程競爭將轉(zhuǎn)趨激烈！巴克萊資本證券陸行之指出，盡管臺積電在28/20納米龍頭地位仍難以撼動，但隨著英特爾14納米產(chǎn)能從明（2014）年下半年開出，蘋果與Altera預(yù)計將從2015年下半年
-
Cadence設(shè)計工具通過臺積電16nm FinFET制程認(rèn)證
益華電腦(Cadence Design Systems)宣布，該公司的系統(tǒng)芯片開發(fā)工具已經(jīng)通過臺積電(TSMC) 16納米 FinFET 制程的設(shè)計參考手冊(design rule manual，DRM)第0.1版與 SPICE 模型工具認(rèn)證。在早期階段就達成工具認(rèn)證里程碑
-
Cadence設(shè)計工具通過臺積電16奈米FinFET制程認(rèn)證
益華電腦(Cadence Design Systems)宣布，該公司的系統(tǒng)晶片開發(fā)工具已經(jīng)通過臺積電(TSMC) 16奈米 FinFET 制程的設(shè)計參考手冊(design rule manual，DRM)第0.1版與 SPICE 模型工具認(rèn)證。在早期階段就達成工具認(rèn)證里程碑
