本文中，小編將對(duì)ADI ADSP-TS101S處理器予以介紹，如果你想對(duì)它的詳細(xì)情況有所認(rèn)識(shí)，或者想要增進(jìn)對(duì)它的了解程度，不妨請(qǐng)看以下內(nèi)容哦。

處理器出現(xiàn)于大規(guī)模集成電路時(shí)代，處理器架構(gòu)設(shè)計(jì)的迭代更新以及集成電路工藝的不斷提升促使其不斷發(fā)展完善。從最初專用于數(shù)學(xué)計(jì)算到廣泛應(yīng)用于通用計(jì)算，從4位到8位、16位、32位處理器，最后到64位處理器，從各廠商互不兼容到不同指令集架構(gòu)規(guī)范的出現(xiàn)，處理器自誕生以來(lái)一直在飛速發(fā)展。

ADSP-TS101S是TigerSHARC處理器系列中的第一位成員。ADI公司的TigerSHARC處理器面向依賴多個(gè)處理器協(xié)作執(zhí)行運(yùn)算密集型實(shí)時(shí)功能的多種信號(hào)處理應(yīng)用，非常適合視頻和通信市場(chǎng)，包括3G蜂窩和寬帶無(wú)線基站以及國(guó)防、醫(yī)療成像、工業(yè)儀器儀表等。ADSP-TS101S采用靜態(tài)超標(biāo)量架構(gòu)，集成RISC、VLIW和標(biāo)準(zhǔn)DSP功能。對(duì)定點(diǎn)和浮點(diǎn)數(shù)據(jù)類型的內(nèi)在支持，再加上領(lǐng)先的多處理能力，給TigerSHARC處理器帶來(lái)了無(wú)與倫比的DSP性能。ADSP-TS101S的時(shí)鐘速率為300 MHz，具有業(yè)內(nèi)較高的16位定點(diǎn)性能，32位1024浮點(diǎn)復(fù)合FFT時(shí)間為32.5 ms。

ADSP-TS101S性能：

? 高性能300MHz、3.3ns指令速率DSP內(nèi)核

? 每個(gè)周期執(zhí)行8次16位MAC及40位累加或2次32位MAC及80位累加

? 每個(gè)周期執(zhí)行6次單精度浮點(diǎn)或24次16位定點(diǎn)運(yùn)算(性能為1800 MFLOPS或7.2 GOPS)

? 8周期指令流水線;3周期取指管線和5周期執(zhí)行管線

? 并行設(shè)計(jì)允許每周期最多執(zhí)行4個(gè)32位指令

ADSP-TS101S采用19mm X 19mm 和27mm×27mm低成本塑封球柵陣列封裝。TigerSHARC目前提供通用采樣版本。

ADSP-TS101S TigerSHARC® 處理器是一款超高性能、靜態(tài)超標(biāo)量處理器，針對(duì)大信號(hào)處理任務(wù)和通信基礎(chǔ)設(shè)施進(jìn)行了優(yōu)化。 DSP 將非常寬的內(nèi)存寬度與雙計(jì)算模塊(支持 32 位和 40 位浮點(diǎn)以及 8、16、32 和 64 位定點(diǎn)處理)相結(jié)合，為數(shù)字技術(shù)設(shè)定了新的性能標(biāo)準(zhǔn) 信號(hào)處理器。 TigerSHARC 處理器的靜態(tài)超標(biāo)量架構(gòu)允許處理器每個(gè)周期最多執(zhí)行 4 條指令，執(zhí)行 24 個(gè)定點(diǎn)(16 位)操作或 6 個(gè)浮點(diǎn)操作。

三個(gè)獨(dú)立的 128 位寬的內(nèi)部數(shù)據(jù)總線，每個(gè)都連接到三個(gè) 2M 位存儲(chǔ)器組之一，支持四字?jǐn)?shù)據(jù)、指令和 I/O 訪問(wèn)，并提供每秒 14.4G 字節(jié)的內(nèi)部存儲(chǔ)器帶寬。 ADSP-TS101S 處理器的內(nèi)核工作頻率為 300 MHz，指令周期時(shí)間為 3.3 ns。 利用其單指令多數(shù)據(jù) (SIMD) 功能，ADSP-TS101S 每秒可以執(zhí)行 24 億個(gè) 40 位 MAC 或 6 億個(gè) 80 位 MAC。

TigerSHARC 處理器使用靜態(tài)超標(biāo)量架構(gòu)。 這種架構(gòu)是超標(biāo)量的，因?yàn)?ADSP-TS101S 處理器的內(nèi)核可以使用 DSP 的雙計(jì)算塊同時(shí)執(zhí)行以超大指令字 (VLIW) 指令線編碼的一到四個(gè) 32 位指令。 因?yàn)?DSP 在運(yùn)行時(shí)不執(zhí)行指令重新排序——程序員在運(yùn)行前選擇哪些操作將并行執(zhí)行——指令的順序是靜態(tài)的。

除了少數(shù)例外，一條指令線，無(wú)論它包含一條、兩條、三條還是四條 32 位指令，在八深處理器流水線中以一個(gè)周期的吞吐量執(zhí)行。

為了優(yōu)化 DSP 程序執(zhí)行，程序員在編碼指令行時(shí)必須遵循 DSP 的指令并行規(guī)則集。通常，DSP 可以在每個(gè)周期并行執(zhí)行的指令的選擇取決于每條指令所需的指令線資源以及指令中使用的源寄存器和目標(biāo)寄存器。程序員可以直接控制三個(gè)核心組件——IALU、計(jì)算塊和程序定序器。

在大多數(shù)情況下，ADSP-TS101S 具有一個(gè)完全互鎖的兩周期算術(shù)執(zhí)行流水線，因此每當(dāng)計(jì)算結(jié)果無(wú)法用于依賴它的另一操作時(shí)，DSP 會(huì)根據(jù)需要自動(dòng)插入一個(gè)或多個(gè)停頓周期。 使用無(wú)依賴性指令進(jìn)行高效編程可以消除大多數(shù)計(jì)算和內(nèi)存?zhèn)鬏敂?shù)據(jù)依賴性。

此外，ADSP-TS101S 以兩種方式支持 SIMD 操作——SIMD 計(jì)算模塊和 SIMD 計(jì)算。 程序員可以指示兩個(gè)計(jì)算塊對(duì)相同的數(shù)據(jù)(廣播分布)或不同的數(shù)據(jù)(合并分布)進(jìn)行操作。 此外，每個(gè)計(jì)算塊可以并行執(zhí)行四個(gè) 16 位或八個(gè) 8 位 SIMD 計(jì)算。

最后，小編誠(chéng)心感謝大家的閱讀。你們的每一次閱讀，對(duì)小編來(lái)說(shuō)都是莫大的鼓勵(lì)和鼓舞。最后的最后，祝大家有個(gè)精彩的一天。