PCB屏蔽

屏蔽就是對(duì)兩個(gè)空間區(qū)域之間進(jìn)行金屬的隔離，以控制電場(chǎng)、磁場(chǎng)和電磁波由一個(gè)區(qū)域?qū)α硪粋€(gè)區(qū)域的感應(yīng)和輻射。具體講，就是用屏蔽體將元部件、電路、組合件、電纜或整個(gè)系統(tǒng)的干擾源包圍起來(lái)，防止干擾電磁場(chǎng)向外擴(kuò)散

Protel 99 SE高頻PCB設(shè)計(jì)的研究

隨著電子技術(shù)的進(jìn)步, PCB (印制電路板)的復(fù)雜程度、適用范圍有了飛速的發(fā)展。從事高頻PCB的設(shè)計(jì)者必須具有相應(yīng)的基礎(chǔ)理論知識(shí),同時(shí)還應(yīng)具有豐富的高頻PCB的制作經(jīng)驗(yàn)。也就是說(shuō),無(wú)論是原理圖的繪制,還是PCB 的設(shè)計(jì),都

混合信號(hào)PCB設(shè)計(jì)注意點(diǎn)

PCB Layout中的阻抗匹配與0歐姆電阻

TI SDI傳輸方案

摘要由于SDI 的高清晰度、傳輸實(shí)時(shí)性等優(yōu)勢(shì)，最初應(yīng)用于專業(yè)視頻廣播領(lǐng)域，近年來(lái)正越來(lái)越多的被安防領(lǐng)域所采用。但由于SDI 的數(shù)據(jù)傳輸數(shù)據(jù)率高，存儲(chǔ)數(shù)據(jù)量大等特性，對(duì)部

PCB Layout PROTEL到ALLEGRO的轉(zhuǎn)換技術(shù)

在PCB設(shè)計(jì)等過(guò)程中，由于不同軟件平臺(tái)之間的數(shù)據(jù)或文件格式不同，常常需要借助其他的工具進(jìn)行平臺(tái)或文件格式的轉(zhuǎn)換，本文我們將為大家介紹從Protel到ALLEGRO的轉(zhuǎn)換技巧。 1．Protel 原理圖到Cadence Design Systems,

PCB水平電鍍技術(shù)介紹

一、概述 隨著微電子技術(shù)的飛速發(fā)展，印制電路板制造向多層化、積層化、功能化和集成化方向迅速的發(fā)展。促使印制電路設(shè)計(jì)大量采用微小孔、窄間距、細(xì)導(dǎo)線進(jìn)行電路圖形的構(gòu)思和設(shè)計(jì)，使得印制電路板制造技術(shù)難度更高，

DesignSpark PCB的”Library Manager” 簡(jiǎn)介

概覽DesignSpark PCB的Library Manager是能讓用家：->以2D形式原理圖符號(hào)及PCB符號(hào)->以3D形式觀看元器件->建立新的數(shù)據(jù)庫(kù)(Library)->建立、修改、刪除原理圖符號(hào)、PCB符號(hào)及元器件->插入更多更新數(shù)據(jù)庫(kù) 今次這篇教學(xué)

高速PCB設(shè)計(jì)中串音的控制（二）

Allegro PCB設(shè)計(jì)DRC錯(cuò)誤代碼匯總

DRC錯(cuò)誤代碼代碼相關(guān)對(duì)象說(shuō)明單一字符代碼LLine走線PPin元件腳VVia貫穿孔KKeep in/out允許區(qū)域/禁止區(qū)域CComponent元件層級(jí)EElectrical Constraint電氣約束JT-Junction呈現(xiàn)T形的走線IIsland Form被Pin或Via圍成的負(fù)片

防止PCB被解密的技巧

1、磨片，用細(xì)砂紙將芯片上的型號(hào)磨掉。對(duì)于偏門的芯片比較管用，對(duì)常用芯片來(lái)說(shuō)，小偷們只要猜出個(gè)大概功能，查一下哪些管腳接地、接電源很容易就對(duì)照出真實(shí)的芯片了；2、封膠，用那種凝固后象石頭一樣的膠(如粘鋼材

開(kāi)關(guān)電源PCB排版基本要點(diǎn)

摘要：開(kāi)關(guān)電源PCB排版是開(kāi)發(fā)電源產(chǎn)品中的一個(gè)重要過(guò)程。許多情況下，一個(gè)在紙上設(shè)計(jì)得非常完美的電源可能在初次調(diào)試時(shí)無(wú)法正常工作，原因是該電源的PCB排版存在著許多問(wèn)題．詳細(xì)討論了開(kāi)關(guān)電源PCB排版的基本要點(diǎn)，并

三種快速動(dòng)態(tài)響應(yīng)的VRM拓?fù)浞治霰容^

1　引言 隨著半導(dǎo)體技術(shù)的不斷進(jìn)步和集成技術(shù)的發(fā)展，微處理器的集成度越來(lái)越高。為了獲得高效率，微處理器的驅(qū)動(dòng)電壓呈低壓化走勢(shì)。從原來(lái)的3.3V降到1.8V～1.1V左右，

PCB的走線結(jié)構(gòu)

一個(gè)電路系統(tǒng)所依附的物理實(shí)體就是PCB，通過(guò)在介質(zhì)表面或介質(zhì)層之間金屬化走線（Trace）實(shí)現(xiàn)元件的互連（包括電氣連接和機(jī)械連接），而不同層面上的走線通過(guò)電鍍過(guò)孔（Via）連接。如圖1所示為一典型6層板的結(jié)構(gòu)示意圖

手機(jī)PCB板設(shè)計(jì)技巧（一）

手機(jī)功能的增加對(duì)PCB板的設(shè)計(jì)要求更高,伴隨著一輪藍(lán)牙設(shè)備、蜂窩電話和3G時(shí)代來(lái)臨,使得工程師越來(lái)越關(guān)注RF電路的設(shè)計(jì)技巧。射頻(RF)設(shè)計(jì)由于在理論上還有很多不確定性， 因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)

高速轉(zhuǎn)換器PCB設(shè)計(jì)考慮因素

問(wèn)：使用高速轉(zhuǎn)換器時(shí)，有哪些重要的布局布線規(guī)則?　　答：為了確保設(shè)計(jì)性能達(dá)到數(shù)據(jù)手冊(cè)的技術(shù)規(guī)格，必須遵守一些指導(dǎo)原則。首先，有一個(gè)常見(jiàn)的問(wèn)題：“AGND和DGND接地層應(yīng)當(dāng)分離嗎?”簡(jiǎn)單回答是：視情況而定?！　?/p>

在PCB級(jí)采用時(shí)間交替超高速模數(shù)轉(zhuǎn)換器

采用時(shí)間交替模數(shù)轉(zhuǎn)換器(ADC)，以每秒數(shù)十億次的速度采集同步采樣模擬信號(hào)，對(duì)于設(shè)計(jì)工程師來(lái)說(shuō)，這是一項(xiàng)極大的技術(shù)挑戰(zhàn)，需要非常完善的混合信號(hào)電路。時(shí)間交替的根本目標(biāo)

解析在PCB設(shè)計(jì)中采用時(shí)間交替超高速模數(shù)轉(zhuǎn)換器

采用時(shí)間交替模數(shù)轉(zhuǎn)換器（ADC），以每秒數(shù)十億次的速度采集同步采樣模擬信號(hào)，對(duì)于設(shè)計(jì)工程師來(lái)說(shuō)，這是一項(xiàng)極大的技術(shù)挑戰(zhàn)，需要非常完善的混合信號(hào)電路。時(shí)間交替的根本目

基于Zigbee的無(wú)線傳輸電路的抗電磁干擾優(yōu)化設(shè)計(jì)

隨著世界上第一個(gè)電磁兼容性規(guī)范1944年在德國(guó)誕生，電磁兼容設(shè)計(jì)在現(xiàn)代電子設(shè)計(jì)中變得越來(lái)越重要。普通的10 kV/630 kW"箱式"變壓器低頻噪音輻射處的電場(chǎng)輻射一般可達(dá)800 V/

宸ョ▼甯堢粡楠屽垎浜?細(xì)PCB甯冪嚎緇忛獙

宸ョ▼甯堢粡楠屽垎浜?細(xì)甯冪嚎緇忛獙 鎬庝箞璇村憿錛熷仛鎴戜滑琛岋紝鏄?拺涓嶆?涔熼タ涓嶇潃鐨勫惂銆傚儚鍋跺伐浣滀簡(jiǎn)鍥涗簲涓?勾澶達(dá)紝涓