從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。
本設(shè)計(jì)選用具有高集成度、低功耗、短開(kāi)發(fā)周期的FPGA來(lái)完成此項(xiàng)設(shè)計(jì),以實(shí)現(xiàn)系統(tǒng)的ASIC為研究背景,具有很強(qiáng)的現(xiàn)實(shí)意義和廣闊的市場(chǎng)空間。 采用xilinx公司Spartan 3E系列FPGA作為核心控制器件,這款器件采用90ns的先
近日,英特爾宣布推出英特爾® Stratix® 10 MX FPGA,該產(chǎn)品是行業(yè)首款采用集成式高帶寬內(nèi)存 DRAM (HBM2) 的現(xiàn)場(chǎng)可編程門陣列 (FPGA)。通過(guò)集成 HBM2,英特爾 Stratix 10 MX FPGA 可提供 10 倍于獨(dú)立 DDR 內(nèi)存解決方案的內(nèi)存帶寬1。憑借強(qiáng)大帶寬功能,英特爾 Stratix 10 MX FPGA 可用作高性能計(jì)算 (HPC)、數(shù)據(jù)中心、網(wǎng)絡(luò)功能虛擬化 (NFV) 和廣播應(yīng)用的基本多功能加速器,這些應(yīng)用需要硬件加速器提升大規(guī)模數(shù)據(jù)移
這幾天,已經(jīng)退役的AlphaGo又強(qiáng)行刷了一波頭條,不是又跟哪位世界高手對(duì)決,而是“新狗”通過(guò)無(wú)監(jiān)督式學(xué)習(xí),僅用3天時(shí)間就戰(zhàn)勝了李世石版的AlphaGo,然后用了21天
什么樣的積極創(chuàng)新可以幫助您設(shè)計(jì)出這樣一個(gè)系統(tǒng)——它能夠提醒用戶有兒童在游泳池中溺水,或是有入侵者試圖闖入住宅或者辦公場(chǎng)所?這種技術(shù)還能夠提醒駕駛員道路上
在日益信息化的現(xiàn)代社會(huì)中,計(jì)算機(jī)和網(wǎng)絡(luò)的應(yīng)用已經(jīng)全面滲透到日常生活中,各種應(yīng)用嵌入式系統(tǒng)的電子產(chǎn)品也隨處可見(jiàn),計(jì)算機(jī)的應(yīng)用經(jīng)過(guò)桌面PC系統(tǒng)的空前之后,嵌入式系統(tǒng)的
英特爾(Intel)近日宣布Stratix 10 SX系列芯片將開(kāi)始出貨。Stratix 10 SX系列由10個(gè)裝置組成,邏輯單元(logic element;LE)數(shù)介于40萬(wàn)~550萬(wàn)個(gè)。每個(gè)裝置都有1個(gè)雙核或4核ARM Cortex-A53處理子系統(tǒng)。而其最接近的競(jìng)爭(zhēng)產(chǎn)品,賽靈思(Xilinx) Zynq UltraScale + MPSOC EG系列約有110萬(wàn)個(gè)邏輯單元。 根據(jù)EEJournal報(bào)導(dǎo),Stratix 10 SX Cortex-A53的運(yùn)作時(shí)脈高達(dá)1.5GHz,嵌入式存儲(chǔ)器高達(dá)22
廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)宣布將向客戶提供支持汽車級(jí)溫度范圍的FPGA器件。此前,高云半導(dǎo)體已經(jīng)推出了兩個(gè)家族的FPGA系列產(chǎn)品,分別是使用嵌入式閃存工藝的非易失FPGA小蜜蜂®家族和基于SRAM的中密度FPGA晨熙®家族,這兩個(gè)家族的器件均已支持商業(yè)級(jí)(0C°-85C°)和工業(yè)級(jí)(-40C°~+100C°)溫度標(biāo)準(zhǔn)。此次推出支持汽車級(jí)溫度范圍(-40C°~+125C°)的為小蜜蜂®家族部分FPGA器件。
隨著新一波智能數(shù)據(jù)密集型應(yīng)用的興起,基于傳統(tǒng)的CPU架構(gòu)已經(jīng)無(wú)法滿足這些新應(yīng)用中計(jì)算需求的指數(shù)級(jí)增長(zhǎng),推動(dòng)了對(duì)全新的、異構(gòu)的、帶有可編程硬件加速器的計(jì)算架構(gòu)的需求。
FPGA音頻接口轉(zhuǎn)換電路圖PCI總線是一種高性能的32/64位局部總線,理論最大傳輸速率可達(dá)132 Mbit/s,可支持多組外設(shè),已經(jīng)被各類主流處理器做為總線標(biāo)注,是目前應(yīng)用最廣泛的外圍總線。如今大部分處理器并沒(méi)有集成I2S
FPGA以其集成度高、靈活性強(qiáng)、開(kāi)發(fā)周期短的特點(diǎn),在航天領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。然而,其工作的空間環(huán)境存在著大量γ光子、輻射帶電子、高能質(zhì)子等高能粒子。這些
對(duì)被噪聲污染的正弦波信號(hào)進(jìn)行頻率估計(jì)是信號(hào)參數(shù)估計(jì)中的經(jīng)典問(wèn)題,目前國(guó)內(nèi)外已提出不少方法。文獻(xiàn)給出了在高斯白噪聲中對(duì)正弦波信號(hào)頻率進(jìn)行最大似然估計(jì)算法,該算法能
“No PP,No WAY”這是個(gè)眼見(jiàn)為實(shí)的世界,這是個(gè)視覺(jué)構(gòu)成的信息洪流的世界。大腦處理視覺(jué)內(nèi)容的速度比文字內(nèi)容快6萬(wàn)倍,而隨著智能手機(jī)的普及,圖片、視頻的產(chǎn)生和分享已經(jīng)是人們?cè)谏缃黄脚_(tái)上的基本交流方式。用戶通過(guò)手機(jī)、平板、電腦上傳和分享自己的圖片,而且這個(gè)趨勢(shì)是每年都在增長(zhǎng)(參見(jiàn)圖1)。
現(xiàn)在設(shè)計(jì)人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計(jì)都以處理器內(nèi)核為中心),而且外設(shè)、通信端口和模擬功能組合的選擇幾乎無(wú)限。而這正好指出了嵌入式應(yīng)用的多樣性所帶來(lái)的問(wèn)題:盡管有如此多的標(biāo)準(zhǔn)端口可供選擇,卻很少有設(shè)計(jì)人員能夠最終實(shí)現(xiàn)單芯片解決方案。
FPGA(Field Programmable Gate Array)于1985年由xilinx創(chuàng)始人之一Ross Freeman發(fā)明,雖然有其他公司宣稱自己最先發(fā)明可編程邏輯器件PLD,但是真正意義上的第一顆FPGA芯片XC2064為xilinx所發(fā)明,這個(gè)時(shí)間差不多比摩爾老先生提出著名的摩爾定律晚20年左右,但是FPGA一經(jīng)發(fā)明,后續(xù)的發(fā)展速度之快,超出大多數(shù)人的想象,近些年的FPGA,始終引領(lǐng)先進(jìn)的工藝。
1 引言隨著存儲(chǔ)技術(shù)的不斷進(jìn)步,F(xiàn)lash Memory的存儲(chǔ)容量越來(lái)越大,讀寫數(shù)度越來(lái)越快。性能價(jià)格比越來(lái)越高。但是,NAND Flash本身存在缺點(diǎn),歸納起來(lái)有兩點(diǎn):讀寫控制時(shí)序復(fù)
賽靈思SPARTAN-3A FPGA 可強(qiáng)化面向多端DRI 電源逆變器的控制算法實(shí)現(xiàn)方案面向工業(yè)應(yīng)用的產(chǎn)品開(kāi)發(fā)需要在時(shí)限和產(chǎn)品規(guī)范不斷變化的環(huán)境中進(jìn)行廣泛的研究和準(zhǔn)備。雖然這個(gè)領(lǐng)域
當(dāng)今復(fù)雜的 FPGA 含有眾多用于實(shí)現(xiàn)各種電路與系統(tǒng)的功能塊,諸如邏輯陣列、存儲(chǔ)器、DSP 模塊、處理器、用于時(shí)序生成的鎖相環(huán) (PLL) 和延遲鎖定環(huán) (DLL)、標(biāo)準(zhǔn) I/O、高速數(shù)字
1. 引言直接數(shù)字頻率合成器(DDS)技術(shù),是根據(jù)相位的概念出發(fā)直接合成所需的波形的一種 新的頻率合成原理,是一種把一系列數(shù)字形式的信號(hào)通過(guò)DAC轉(zhuǎn)換成模擬形式信號(hào)合成技術(shù)。
在移動(dòng)互聯(lián)、智能終端的高速發(fā)展和普及下,網(wǎng)絡(luò)熱點(diǎn)和盲點(diǎn)急需靈活的方案來(lái)完善覆蓋。 由于基站選址和工程施工難度越來(lái)越大,施工成本越來(lái)越高,基站設(shè)備的集成化、小型化、