本文提出了應(yīng)用FPGA和編碼器實現(xiàn)基于SOPC的工業(yè)吊車吊鉤的位置測量。該設(shè)計通過對于相關(guān)編碼器輸出信號的采集處理實現(xiàn)了對于吊鉤垂直距離的測量,并且對于在應(yīng)用實踐中的問題進行了討論。
本文提出了應(yīng)用FPGA和編碼器實現(xiàn)基于SOPC的工業(yè)吊車吊鉤的位置測量。該設(shè)計通過對于相關(guān)編碼器輸出信號的采集處理實現(xiàn)了對于吊鉤垂直距離的測量,并且對于在應(yīng)用實踐中的問題進行了討論。
采用現(xiàn)成的射頻(RF)元件和現(xiàn)場可編程門陣列(FPGA)設(shè)計出既實用又符合標準的射頻讀卡器。
本文介紹了UARTl6550在可編程邏輯器件FPGA上的實現(xiàn),并通過實際電路驗證了設(shè)計的功能,使用FP-GA不僅可以方便地用串口協(xié)議與PC機進行串行通信,而且擴展了板級系統(tǒng)的接口功能。
本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
采用現(xiàn)成的射頻(RF)元件和現(xiàn)場可編程門陣列(FPGA)設(shè)計出既實用又符合標準的射頻讀卡器。
基于現(xiàn)場可編程門陣列技術(shù)的射頻讀卡器設(shè)計
本文提出了基于FPGA實現(xiàn)傅里葉變換點數(shù)可靈活擴展的流水線FFT處理器的結(jié)構(gòu)設(shè)計以及各功能模塊的算法實現(xiàn)
介紹了基于偽碼測距的某定位系統(tǒng)的設(shè)計方案,簡要分析了偽碼測距的原理,研究了用FPGA實現(xiàn)偽碼的捕獲與跟蹤的方法。
由于工藝技術(shù)進步提升了性能并降低功耗和成本,F(xiàn)PGA正從外圍邏輯應(yīng)用進入到信號處理系統(tǒng)核心,威脅到傳統(tǒng)DSP處理器的領(lǐng)地。面對FPGA和DSP孰優(yōu)孰劣的追問,DSP芯片巨頭德州儀器(TI)表示,在大部分情況下FPGA和DSP都是
Altera公司今天開始向客戶發(fā)售其首款可量產(chǎn)的Arria™ GX FPGA——具有50K邏輯單元(LE)的EP1AGX50,以及具有60K LE的EP1AGX60。
介紹了在多個DSP之間或者DSP與其他CPU之間存儲器共享技術(shù)的基本設(shè)計方法,重點介紹了如何在設(shè)計上提高存儲器的訪問速度和克服訪問競爭的方法。
Altera公司宣布今天開始發(fā)售EP3C120——最新的低成本65-nm Cyclone® III FPGA系列中最大型號的產(chǎn)品。