基于MAX1951的諸多特點(diǎn),本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計(jì)方案。
基于MAX1951的諸多特點(diǎn),本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計(jì)方案。
基于MAX1951的諸多特點(diǎn),本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計(jì)方案。
Stratix II FPGA系統(tǒng)電源設(shè)計(jì)
通過(guò)模糊自整定PID控制器的設(shè)計(jì),本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實(shí)現(xiàn)的智能控制器設(shè)計(jì)及測(cè)試新方法。
Xilinx Virtex-5 SXT FPGA 平臺(tái)提供了獨(dú)特的單芯片解決方案,充分利用大規(guī)模并行計(jì)算達(dá)到超高性能,同時(shí)將功耗降到最低。
在本文中,我將分析功耗降低所帶來(lái)的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新,它們能提供功耗最低的解決方案,并且不會(huì)在性能上有任何折扣。
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)
Altera公司今天宣布,第一個(gè)在FPGA業(yè)界實(shí)現(xiàn)了對(duì)高性能DDR3存儲(chǔ)器接口的全面支持。
本文提出了應(yīng)用FPGA和編碼器實(shí)現(xiàn)基于SOPC的工業(yè)吊車(chē)吊鉤的位置測(cè)量。該設(shè)計(jì)通過(guò)對(duì)于相關(guān)編碼器輸出信號(hào)的采集處理實(shí)現(xiàn)了對(duì)于吊鉤垂直距離的測(cè)量,并且對(duì)于在應(yīng)用實(shí)踐中的問(wèn)題進(jìn)行了討論。
Xilinx Virtex-5 SXT FPGA 平臺(tái)提供了獨(dú)特的單芯片解決方案,充分利用大規(guī)模并行計(jì)算達(dá)到超高性能,同時(shí)將功耗降到最低。
根據(jù)軟件無(wú)線電的思想,以FPGA器件為核心實(shí)現(xiàn)了OQPSK的解調(diào),大部分功能由FPGA內(nèi)部資源來(lái)實(shí)現(xiàn)。
本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng),由于采用了FPGA技術(shù),使得系統(tǒng)結(jié)構(gòu)簡(jiǎn)單,可靠性高。
本文提出了一種基于FPGA的數(shù)字交換機(jī)的實(shí)現(xiàn)方案。
在本文中,我將分析功耗降低所帶來(lái)的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新,它們能提供功耗最低的解決方案,并且不會(huì)在性能上有任何折扣。
本文提出了應(yīng)用FPGA和編碼器實(shí)現(xiàn)基于SOPC的工業(yè)吊車(chē)吊鉤的位置測(cè)量。該設(shè)計(jì)通過(guò)對(duì)于相關(guān)編碼器輸出信號(hào)的采集處理實(shí)現(xiàn)了對(duì)于吊鉤垂直距離的測(cè)量,并且對(duì)于在應(yīng)用實(shí)踐中的問(wèn)題進(jìn)行了討論。