本文簡(jiǎn)要介紹了在FPGA中實(shí)現(xiàn)全數(shù)字鎖相環(huán)(DPLL)的原理與方法,以解決在同步串行數(shù)據(jù)通信時(shí)的同步時(shí)鐘不穩(wěn)定時(shí)的快速恢復(fù)問題; 并重點(diǎn)介紹了采用可控模數(shù)分頻器實(shí)現(xiàn)的數(shù)字鎖相環(huán)中寬頻帶捕獲的方法與實(shí)現(xiàn)過程。
本文采用LatticeXP系列FPGA結(jié)合IP解決DDR RAM的讀寫控制。并且在硬件上面進(jìn)行了實(shí)際測(cè)試。
本文采用LatticeXP系列FPGA結(jié)合IP解決DDR RAM的讀寫控制。并且在硬件上面進(jìn)行了實(shí)際測(cè)試。
Actel公司日前宣布進(jìn)一步擴(kuò)展該公司在大中國(guó)區(qū)的銷售網(wǎng)絡(luò),新增兩家分銷商和四家增值轉(zhuǎn)銷商(Value-added reseller,VAR)。Actel的新伙伴Acromax、Alltek(全科科技)、亞迅科技、Plexus(新加坡商寶利士)、Ipro(大志科技
賽靈思公司(Xilinx)今天宣布開始向市場(chǎng)交付針對(duì)高性能數(shù)字信號(hào)處理(DSP)而優(yōu)化的65 nm Virtex™-5 SXT現(xiàn)場(chǎng)可編程門陣列(FPGA)器件的首批產(chǎn)品。
賽靈思公司(Xilinx)今天宣布開始向市場(chǎng)交付針對(duì)高性能數(shù)字信號(hào)處理(DSP)而優(yōu)化的65 nm Virtex™-5 SXT現(xiàn)場(chǎng)可編程門陣列(FPGA)器件的首批產(chǎn)品。
本文闡述的多種汽車參考設(shè)計(jì)說明了這種概念是如何工作的。根據(jù)市場(chǎng)需求,采用單個(gè)工作參考平臺(tái)來實(shí)現(xiàn)多種圖形控制器模塊衍生。
本文闡述的多種汽車參考設(shè)計(jì)說明了這種概念是如何工作的。根據(jù)市場(chǎng)需求,采用單個(gè)工作參考平臺(tái)來實(shí)現(xiàn)多種圖形控制器模塊衍生。
在汽車娛樂電子中采用FPGA推動(dòng)的參考設(shè)計(jì)
本文采用了具有較高傳輸速率的增強(qiáng)型并行口協(xié)議(EPP)和FPGA,實(shí)現(xiàn)對(duì)OV7620CMOS圖像傳感器進(jìn)行高速數(shù)據(jù)采集,它最高速率可以達(dá)到2Mb/s。
最近我的幾篇文章得到了不少網(wǎng)友的評(píng)論,首先感謝一下諸位的支持!你們的鼓勵(lì)和支持是我前進(jìn)的動(dòng)力之一!感謝你們!
嵌入式未來的發(fā)展方向[轉(zhuǎn)]
嵌入式未來的發(fā)展方向[轉(zhuǎn)]
嵌入式未來的發(fā)展方向[轉(zhuǎn)]
嵌入式未來的發(fā)展方向[轉(zhuǎn)]
嵌入式未來的發(fā)展方向[轉(zhuǎn)]
賽靈思公司( Xilinx, Inc)今天宣布其Virtex™-5 LXT FPGA通過了最新的PCI Express端點(diǎn) v1.1基本標(biāo)準(zhǔn)兼容性測(cè)試認(rèn)證大會(huì)(Compliance Workshop)組織的測(cè)試,并且已經(jīng)進(jìn)入PCI-SIG集成商列表。
脈沖壓縮技術(shù)是指對(duì)雷達(dá)發(fā)射的寬脈沖信號(hào)進(jìn)行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼),并在接收端對(duì)回波寬脈沖信號(hào)進(jìn)行脈沖壓縮處理后得到窄脈沖的實(shí)現(xiàn)過程。
本文介紹的是利用FPGA并行處理和計(jì)算能力,以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實(shí)現(xiàn)的SOPC。