FPGA
-
基于脈動陣列的FIR濾波器設(shè)計
本文首先介紹了FIR濾波器和脈動陣列的原理，然后設(shè)計了脈動陣列結(jié)構(gòu)的FIR濾波器，畫出電路的結(jié)構(gòu)框圖，并進(jìn)行了時序分析，最后在FPGA上進(jìn)行驗證。
-
前端總線FPGA高性能計算解決方案（Xilinx）
賽靈思公司（Xilinx, Inc.）今天宣布開始正式發(fā)放高性能計算行業(yè)首款針對Intel前端總線（FSB）的FPGA加速解決方案商業(yè)許可。
-
基于FPGA的可配置通信平臺設(shè)計
本文設(shè)計了一種基于FPGA的、通用可配置的通信開發(fā)與測試平臺。針對不同信道編碼和調(diào)制方式的組合，通過采用實時軟硬件重構(gòu)技術(shù)，該平臺可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗證和配置。
-
Vector網(wǎng)絡(luò)接口產(chǎn)品線采用Altera FPGA
-
基于FPGA的串行Flash擴展實現(xiàn)
在現(xiàn)代數(shù)字電路設(shè)計中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲速度快、體積小、功耗低且價格低廉，可在線電擦寫，信息在掉電后不會丟失，因此成為設(shè)計人員的首選。
-
基于FPGA的可配置通信平臺設(shè)計
本文設(shè)計了一種基于FPGA的、通用可配置的通信開發(fā)與測試平臺。針對不同信道編碼和調(diào)制方式的組合，通過采用實時軟硬件重構(gòu)技術(shù)，該平臺可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗證和配置。
-
基于FPGA的可配置通信平臺設(shè)計
基于FPGA的可配置通信平臺設(shè)計
-
基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計
本文設(shè)計了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。
-
基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計
本文設(shè)計了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。
-
基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計
本文設(shè)計了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。
-
我成功求職緯創(chuàng)的經(jīng)歷
-
利用Freeze技術(shù)的FPGA實現(xiàn)低功耗設(shè)計
由于更嚴(yán)格的功耗限制、規(guī)范和標(biāo)準(zhǔn)要求，系統(tǒng)設(shè)計師現(xiàn)在比什么時候都關(guān)注功耗問題。
-
FPGA奔向45納米
-
基于FPGA的計算機防視頻信息泄漏系統(tǒng)設(shè)計
假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當(dāng)一幀圖像接收完畢時，內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點對應(yīng)的微鏡運動，完成一幀圖像的顯示。
-
基于FPGA+PCI的并行計算平臺實現(xiàn)
本文提出了一種基于FPGA的適合大規(guī)模數(shù)字信號處理的并行處理結(jié)構(gòu)，利用CORE的可置換性，可以針對不同應(yīng)用的數(shù)字運算設(shè)計不同的CORE，系統(tǒng)通用性的特點非常顯著。
-
基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)
筆者結(jié)合FPGA的靈活性、強大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
-
FPGA助力高端存儲器接口設(shè)計
基于FPGA、ASIC和ASSP控制器的設(shè)計所采用的傳統(tǒng)方法是使用鎖相環(huán)或延遲鎖定環(huán)電路，以保證在源時鐘和用于捕捉數(shù)據(jù)的時鐘間具有固定的相移或延時。
-
基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)
筆者結(jié)合FPGA的靈活性、強大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
-
基于FPGA的TDI－CCD時序電路的設(shè)計
文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項目所使用的IL－E2 TDI-CCD的特性，設(shè)計了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
