FPGA
-
基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)
摘要：本文介紹基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)。本系統(tǒng)采甩EPlKl000C208-3作為控制核心，系統(tǒng)比較溫度是否超出人體最佳溫度范圍，如果過高則發(fā)出降溫信號，如果過低則發(fā)出升溫信號；得出需要加溫還是降溫的
-
DSP/FPGA專題技術講座(北京)
DSP/FPGA專題技術講座(北京)
-
基于FPGA的多路視頻通道控制
視頻監(jiān)控以其直觀、方便、信息內容豐富而廣泛應用于許多場合。視頻監(jiān)控成為人們生活中不可缺少的技術。在一些危險場所，用視頻監(jiān)控代替人工監(jiān)視，可以保證人們的生命安全。鑒于一路視頻的視野范圍有限，要充分收集目
-
FPGA芯片大單到 晶圓雙雄樂
可程序邏輯門陣列芯片（FPGA）雙雄賽靈思（Xilinx）及阿爾特拉（Altera）陸續(xù)舉行法說會，除了透露對第3季景氣樂觀看法，也表示現階段晶圓代工廠產能嚴重吃緊。為了提高出貨量因應來自大陸、印度等新興市場3G 網絡
-
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設計
提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術，以此技術為基礎，使用TMS320CDM642和EP2C35 FPGA相結合，設計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結構，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。
-
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設計
提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術，以此技術為基礎，使用TMS320CDM642和EP2C35 FPGA相結合，設計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結構，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。
-
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設計
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設計
-
基于FPGA的移位寄存器流水線結構FFT處理器設計與實現
設計實現了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎，通過采用高效的兩路輸入移位寄存器流水線結構，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數據吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設計的算法結構和各個模塊的實現。設計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設計仿真工具進行設計、綜合和仿真，仿真結果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
-
基于FPGA的增量型光電編碼器抗抖動二倍頻電路設計
從增量型光電編碼器的構造特點出發(fā)，分析其輸出信號中引起抖動誤碼脈沖的原因。根據編碼器兩相輸出信號(A相、B相)不能同時跳變的特點，設計了一種高精度抗抖動二倍頻電路，能有效濾除信號的干擾脈沖。
-
基于FPGA的彩色圖像Bayer變換實現
利用飛速發(fā)展的FPGA技術，在圖像采集前端實現Bayer插值變換。比較了常用的3種插值方法，選用計算復雜度較高但圖像質量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實現1 208×1 024圖像，12 f／s，實時Bayer轉換。給出了實時采集圖像結果，顯示了插值變換前的原始圖像，計算了變換后圖像的峰值信噪比PSNR。
-
基于FPGA的自適應譜線增強系統(tǒng)設計
在此基于Altera公司的現場可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設計了自適應譜線增強(ALE)處理系統(tǒng)。以FPGA為處理核心,實現數據采樣控制、數據延時控制、LMS核心算法和輸出存儲控制等。充分利用FPGA高速的數據處理能力和豐富的片內乘法器,設計了LMS算法的流水線結構,保證整個系統(tǒng)具有高的數據吞吐能力和處理速度。并且通過編寫相應的VHDL程序在QuartusⅡ軟件上進行仿真,仿真結果表明該設計可以快速、準確地實現自適應譜線增強。
-
基于FPGA的移位寄存器流水線結構FFT處理器設計與實現
設計實現了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎，通過采用高效的兩路輸入移位寄存器流水線結構，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數據吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設計的算法結構和各個模塊的實現。設計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設計仿真工具進行設計、綜合和仿真，仿真結果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
-
低功耗、帶有6.375-Gbps收發(fā)器的FPGA（Altera）
Altera公司日前宣布，進一步增強了Arria® II GX FPGA，它具有6.375-Gbps收發(fā)器，支持1.25-Gbps LVDS，而且增加了Arria II GZ FPGA型器件，拓展了該系列產品。40-nm Arria II系列是目前發(fā)售的功耗最低的6-Gbps收發(fā)
-
基于FPGA和DDS技術的正弦信號發(fā)生器設計
該系統(tǒng)由FPGA、單片機控制模塊、鍵盤、LED顯示組成，采用直接數字頻率合成(DDS)，D／A以及實時計算波形值等技術，設計出具有頻率設置功能，頻率步進為100 Hz，頻率范圍為1 kHz～10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬，步進小，頻率精度較高。
-
基于FPGA的PPM調制解調系統(tǒng)設計
光通信技術的蓬勃發(fā)展對調制解調技術提出了更高的要求，脈沖位置調制(PPM)有較高的平均功率利用率，傳輸速率以及較強的抗干擾能力，能夠很好地滿足實際需求。從脈沖位置調制的基本原理出發(fā)，基于FPGA對PPM調制解調系統(tǒng)進行設計，特別是對PPM的幀同步進行詳細說明，并用Verilog HDL語言對系統(tǒng)進行時序仿真，驗證了設計的正確性。
-
基于FPGA的RGB到YCrCb顏色空間轉換
RGB基于三基色原理，顏色實現簡單，在計算機、電視機顯示系統(tǒng)中應用廣泛，YCrCb將顏色的亮度信號與色度信號分離，易于實現壓縮，方便傳輸和處理。在視頻壓縮、傳輸等應用中經常需要實現RGB與YCbCr顏色空間的相互變換。這里推導出一種適合在FPGA上實現從RGB到YCbCr。顏色空間變換的新算法，采用單片FPGA完成電路設計，利用FPGA內嵌DSP核實現乘法運算，提高了轉換算法的運行速度。
-
基于FPGA的彩色圖像Bayer變換實現
利用飛速發(fā)展的FPGA技術，在圖像采集前端實現Bayer插值變換。比較了常用的3種插值方法，選用計算復雜度較高但圖像質量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實現1 208×1 024圖像，12 f／s，實時Bayer轉換。給出了實時采集圖像結果，顯示了插值變換前的原始圖像，計算了變換后圖像的峰值信噪比PSNR。
-
基于FPGA的自適應譜線增強系統(tǒng)設計
在此基于Altera公司的現場可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設計了自適應譜線增強(ALE)處理系統(tǒng)。以FPGA為處理核心,實現數據采樣控制、數據延時控制、LMS核心算法和輸出存儲控制等。充分利用FPGA高速的數據處理能力和豐富的片內乘法器,設計了LMS算法的流水線結構,保證整個系統(tǒng)具有高的數據吞吐能力和處理速度。并且通過編寫相應的VHDL程序在QuartusⅡ軟件上進行仿真,仿真結果表明該設計可以快速、準確地實現自適應譜線增強。
-
基于FPGA和DDS技術的正弦信號發(fā)生器設計
該系統(tǒng)由FPGA、單片機控制模塊、鍵盤、LED顯示組成，采用直接數字頻率合成(DDS)，D／A以及實時計算波形值等技術，設計出具有頻率設置功能，頻率步進為100 Hz，頻率范圍為1 kHz～10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬，步進小，頻率精度較高。
-
基于DSP與FPGA的全姿態(tài)指引儀的設計
基于DSP與FPGA的全姿態(tài)指引儀的設計
