基于FPGA及DSP Builder的VGA接口設(shè)計(jì)
摘要:從實(shí)際工程應(yīng)用出發(fā),研究了在基于FPGA上快速傅里葉變換實(shí)現(xiàn)線性卷積的方法,并搭建了一個(gè)基于Altera的EP2S60硬件處理平臺(tái),利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時(shí)鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s, 關(guān)鍵
摘要:CCSDS圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)中采用9/7整形離散小波變換為核心算法,該算法結(jié)構(gòu)簡(jiǎn)單,易于硬件設(shè)計(jì)實(shí)現(xiàn)。文中基于FPGA設(shè)計(jì)實(shí)現(xiàn)了9/7整數(shù)離散小波變換系統(tǒng),設(shè)計(jì)中使用內(nèi)部RAM存儲(chǔ)方式,減小了對(duì)存儲(chǔ)器的需求量,同
Altera公司今天宣布,第二季度銷售達(dá)到4.693億美元,比2010年第一季度增長(zhǎng)17%,比2009年第二季度增長(zhǎng)68%。新產(chǎn)品銷售持續(xù)增長(zhǎng)36%。2010年第二季度凈收入為1.806億美元,每股攤薄后收益0.58美元,與之相比,2010
現(xiàn)場(chǎng)可編程邏輯閘陣列芯片(FPGA)近年來(lái)加速取代特殊應(yīng)用芯片(ASIC)市場(chǎng),F(xiàn)PGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品,可望加速FPGA取代ASIC市場(chǎng),賽靈思亞太區(qū)營(yíng)銷及應(yīng)用總監(jiān)張宇清指出,28納
介紹了應(yīng)用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)和實(shí)現(xiàn)通用異步收發(fā)器UART的方法。采用有限狀態(tài)機(jī)模型形式化描述了UART的功能,在此基礎(chǔ)上用硬件描述語(yǔ)言VHDL編程實(shí)現(xiàn)了UART,并使用QuartusⅡ軟件中的嵌入式邏輯分析儀SignalTapⅡ?qū)?shù)據(jù)傳輸進(jìn)行了檢測(cè),驗(yàn)證了設(shè)計(jì)的正確性。
摘要:從實(shí)際工程應(yīng)用出發(fā),研究了在基于FPGA上快速傅里葉變換實(shí)現(xiàn)線性卷積的方法,并搭建了一個(gè)基于Altera的EP2S60硬件處理平臺(tái),利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時(shí)鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s, 關(guān)鍵
引言 隨著系統(tǒng)性能的不斷提升,系統(tǒng)功耗也隨之增大,如何對(duì)系統(tǒng)進(jìn)行有效的散熱,控制系統(tǒng)溫度滿足芯片的正常工作條件變成了一個(gè)十分棘手的問(wèn)題。通常使用風(fēng)冷技術(shù)對(duì)系統(tǒng)進(jìn)行散熱。采用風(fēng)冷技術(shù)時(shí)要重點(diǎn)考慮散熱
FPGA與DSP信號(hào)處理系統(tǒng)的散熱設(shè)計(jì)
Altera公司日前宣布,第二季度銷售達(dá)到4.693億美元,比2010年第一季度增長(zhǎng)17%,比2009年第二季度增長(zhǎng)68%。新產(chǎn)品銷售持續(xù)增長(zhǎng)36%。2010年第二季度凈收入為1.806億美元,每股攤薄后收益0.58美元,與之相比,2010年第
摘要:為提高8B/10B編解碼的工作速度和簡(jiǎn)化邏輯方法,提出一種基于FPGA的8B/10B編解碼系統(tǒng)設(shè)計(jì)方案。與現(xiàn)有的8B/10B編解碼方案相比,該方案是一種利用FPGA實(shí)現(xiàn)8B/lOB編解碼的模塊方法,接收模塊在收到外部發(fā)送的
GE智能平臺(tái)宣布即將推出各種以Xilinx Virtex-6 FPGA產(chǎn)品系列為基礎(chǔ)的數(shù)字接收器、數(shù)字收發(fā)器和FPGA處理器產(chǎn)品。在此之前計(jì)劃推出以Virtex-7產(chǎn)品系列等Xilinx 7系列設(shè)備為基礎(chǔ)的新產(chǎn)品。這些新平臺(tái)將提供高端處理性能
摘要:提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計(jì)方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語(yǔ)言設(shè)計(jì)IRIG-B直流時(shí)間碼的軟件。為了設(shè)置和
摘要:提出一種基于FPGA的PCI硬件加解密卡的設(shè)計(jì)方案,用硬件加解密取代了傳統(tǒng)的軟件加解密,將加解密模塊和PCI接口模塊集成在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)。分析了PCI加解密卡的軟硬件的結(jié)構(gòu)和原理,詳細(xì)介紹了DESX加解密算法
根據(jù)CMI碼的特性,介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼,在Max+PlusⅡ開(kāi)發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼,并得到仿真波形。實(shí)驗(yàn)結(jié)果表明,這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下,分別對(duì)“O”,“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲(chǔ)器)。Stratix V FPGA采用新的存儲(chǔ)器體系結(jié)構(gòu),降低延時(shí),高效實(shí)現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FP
摘要:基于FPGA的應(yīng)用技術(shù),采用Altera公司DE2-70開(kāi)發(fā)板的CycloneⅡ系列EP2C70作為核心器件,設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。通過(guò)QuartusⅡ軟件及Vetilog HDL編程語(yǔ)言設(shè)計(jì)LPM_ROM模塊定制數(shù)據(jù)ROM,并通過(guò)地
中國(guó)汽車產(chǎn)量已超過(guò)美國(guó)躍居全球第一,未來(lái)5-10年還將保持不斷增長(zhǎng)的態(tài)勢(shì)。中國(guó)汽車工業(yè)協(xié)會(huì)預(yù)計(jì),2010年汽車產(chǎn)量增速在10%左右,有望達(dá)到1500萬(wàn)輛。中國(guó)目前已涌現(xiàn)不少知名的企業(yè),包括汽車制造商、模塊化系統(tǒng)供應(yīng)商
本文從可編程性、集成度、開(kāi)發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。
本文從可編程性、集成度、開(kāi)發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。