FPGA
-
如何提高基于FPGA的原型的可視性
本文首先討論與執(zhí)行這些活動有關(guān)的現(xiàn)有技術(shù)的局限性。然后介紹新興的可視性增強技術(shù)；這種新的技術(shù)包括一組縮減的要觀察的信號的自動交互選擇以及填充“遺漏片段”(未觀察到的信號值)的“數(shù)據(jù)擴展”技術(shù)。
-
基于FPGA的實時無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計
摘要：針對某些特殊的測試實驗，既要求測試系統(tǒng)微體積、低功耗，還要求記錄大量數(shù)據(jù)的問題，提出基于FPGA的數(shù)據(jù)壓縮解決方案。介紹了LZW壓縮算法的基本理論及其用FPGA硬件實現(xiàn)的方法。大量的實驗表明，系統(tǒng)工作穩(wěn)定，
-
28nm FPGA上的創(chuàng)新技術(shù)超越摩爾定律
Altera公司在推出的采用先進28nm工藝制程的FPGA中采用創(chuàng)新技術(shù)，集成嵌入式HardCopy模塊、部分重新配置新方法以及嵌入28Gbps收發(fā)器，這些創(chuàng)新技術(shù)大大超越了摩爾定律本身所帶來的益處，極大的提高下一代Altera FPGA的
-
基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計和實現(xiàn)
摘要：針對傳統(tǒng)磁通門信號處理電路中模擬元件的缺點，設(shè)計一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵產(chǎn)生模塊、信號處理拱塊和負反饋模塊組成。外圍模擬電路用高速D／A、A／D芯
-
如何提高基于FPGA的原型的可視性
本文首先討論與執(zhí)行這些活動有關(guān)的現(xiàn)有技術(shù)的局限性。然后介紹新興的可視性增強技術(shù)；這種新的技術(shù)包括一組縮減的要觀察的信號的自動交互選擇以及填充“遺漏片段”(未觀察到的信號值)的“數(shù)據(jù)擴展”技術(shù)。
-
基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計和實現(xiàn)
摘要：針對傳統(tǒng)磁通門信號處理電路中模擬元件的缺點，設(shè)計一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵產(chǎn)生模塊、信號處理拱塊和負反饋模塊組成。外圍模擬電路用高速D／A、A／D芯
-
賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品
21ic訊 賽靈思公司 （Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號處
-
基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計
基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計
-
Xilinx FPGA抗輻射設(shè)計技術(shù)研究
摘要：針對Xilinx FPGA在航天應(yīng)用中的可行性，文章分析了Xilinx FPGA的結(jié)構(gòu)以及空間輻射效應(yīng)對FPGA的影響，結(jié)合實際工程實踐給出了提高其可靠性的一有用辦法和注意事項，如冗余設(shè)計、同步設(shè)計、自檢等。表明配置信息
-
基于FPGA的時統(tǒng)模塊可靠性設(shè)計
摘要：文章從FPGA邏輯編程設(shè)計技術(shù)、EMC技術(shù)、高速電路PCB設(shè)計技術(shù)等幾個方面介紹了時統(tǒng)接收處理模塊的抗干擾設(shè)計及其實現(xiàn)方法，實現(xiàn)了同步脈沖的提取、對時功能、自守時、脈寬調(diào)制等功能，提高了同步精度和抗干擾性
-
賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品
21ic訊 賽靈思公司 （Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號處
-
基于FPGA的出租車計費系統(tǒng)設(shè)計
摘要：出租車計費系統(tǒng)大多利用單片機進行控制，較易被改裝，且故障率較高。針對這一問題，設(shè)計了一種基于FPGA的出租車計費系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過程，并可同時顯示金額、乘車總路程。設(shè)計采用層次
-
基于TMS320C6455的視頻動目標(biāo)檢測裝置設(shè)計
摘要：介紹一種基于高速DSP芯片TMS320C6455構(gòu)建的視頻動目標(biāo)檢測裝置，有效地利用6455的大容量內(nèi)存空間等特點，采用EDMA功能實現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結(jié)構(gòu)設(shè)計，軟件設(shè)計是基于背景更新的動目標(biāo)檢測算法，測試結(jié)
-
基于FPGA的出租車計費系統(tǒng)設(shè)計
摘要：出租車計費系統(tǒng)大多利用單片機進行控制，較易被改裝，且故障率較高。針對這一問題，設(shè)計了一種基于FPGA的出租車計費系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過程，并可同時顯示金額、乘車總路程。設(shè)計采用層次
-
基于TMS320C6455的視頻動目標(biāo)檢測裝置設(shè)計
摘要：介紹一種基于高速DSP芯片TMS320C6455構(gòu)建的視頻動目標(biāo)檢測裝置，有效地利用6455的大容量內(nèi)存空間等特點，采用EDMA功能實現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結(jié)構(gòu)設(shè)計，軟件設(shè)計是基于背景更新的動目標(biāo)檢測算法，測試結(jié)
-
基于FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計
該便攜式接觸網(wǎng)故障信號分析儀采用圖形化程序設(shè)計語言LabVIEW開發(fā)設(shè)計, 可實現(xiàn)數(shù)據(jù)的高速實時采集、在線分析、自動存儲、顯示等功能。高速數(shù)字化儀NI PXI- 5112卡采樣速度高、性能穩(wěn)定可靠, 適宜對高速變化信號的實時監(jiān)測。將軟件安裝在PXI- 1042工控機上, 具有體積小、抗干擾能力強、攜帶方便等特點, 同時具有故障性質(zhì)判斷、故障定位功能。該系統(tǒng)目前已經(jīng)在石家莊變電所現(xiàn)場運行, 效果良好。
-
基于FPGA的智能變送器的設(shè)計與實現(xiàn)
摘要：根據(jù)工業(yè)應(yīng)用的實際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設(shè)計了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA
-
FPGA控制下面陣CCD時序發(fā)生器設(shè)計及硬件實現(xiàn)
摘要 在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動時序的基礎(chǔ)上，對可調(diào)節(jié)曝光時間的CCD時序發(fā)生器及其硬件電路進行設(shè)計。選用FPGA器件作為硬件設(shè)計平臺，使用VHDL語言對時序關(guān)系進行了硬件描述。采用QuartusII 8.0
-
播灑FPGA的種子 助力中國人才培養(yǎng)
Altera的2011亞洲創(chuàng)新設(shè)計大賽和電子設(shè)計文章競賽正如火如荼地進行著，筆者有幸對其發(fā)起人、組織者－Altera公司大學(xué)計劃中國地區(qū)項目總負責(zé)人徐平波先生進行了專訪。徐平波先生雖已年過六旬，長期堅持游泳，神采奕奕
-
基于FPGA的NAND Flash ECC校驗
摘要 基于Flash存儲器的Hamming編碼原理，在Altera QuartusⅡ7．0開發(fā)環(huán)境下，實現(xiàn)ECC校驗功能。測試結(jié)果表明，該程序可實現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗數(shù)據(jù)，能夠檢測出1 bit錯誤和2 bit錯誤，對于1 bit錯誤
