FPGA
-
Altera CEO John Daane：FPGA未來(lái)仍將高速增長(zhǎng)
通信領(lǐng)域是Altera最大的應(yīng)用市場(chǎng)之一。目前最新一代FPGA產(chǎn)品在包括固網(wǎng)和無(wú)線在內(nèi)的通信基礎(chǔ)設(shè)施領(lǐng)域呈現(xiàn)顯著的增長(zhǎng)，并且這樣的高速增長(zhǎng)還將持續(xù)3年～5年，因?yàn)槿蛴泻芏噙\(yùn)營(yíng)商將部署更新一代設(shè)備。中國(guó)和印度今年
-
基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)
引言 目前，市場(chǎng)上的中小規(guī)模LED顯示系統(tǒng)，一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對(duì)LED大屏幕顯示屏來(lái)說，由于數(shù)據(jù)傳輸量大，要求掃描速度快，而單片機(jī)內(nèi)部的資源較少、運(yùn)行速度較慢，難于滿足系統(tǒng)要求。以FPGA
-
基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)
引言 目前，市場(chǎng)上的中小規(guī)模LED顯示系統(tǒng)，一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對(duì)LED大屏幕顯示屏來(lái)說，由于數(shù)據(jù)傳輸量大，要求掃描速度快，而單片機(jī)內(nèi)部的資源較少、運(yùn)行速度較慢，難于滿足系統(tǒng)要求。以FPGA
-
基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)
研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對(duì)系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。
-
基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)
研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對(duì)系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。
-
FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x
FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x
-
基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)
光電混合模式識(shí)別以其高速并行處理和無(wú)串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識(shí)別實(shí)用化和實(shí)時(shí)化的重要途徑，其在目標(biāo)識(shí)別、指紋識(shí)別、光纖檢測(cè)、工業(yè)零件識(shí)別、汽車牌照識(shí)別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2]，并取得了很好的識(shí)別
-
基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)
基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)
-
Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代
Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代
-
Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代
Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代
-
基于FPGA的超聲波信號(hào)處理研究
摘要：為了降低超聲波流量檢測(cè)過程中噪聲對(duì)檢測(cè)精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波
-
基于FPGA的PCM30／32路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)
摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號(hào)傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號(hào)幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開發(fā)平臺(tái)，利用Verilog HDL硬
-
基于FPGA的超聲波信號(hào)處理研究
摘要：為了降低超聲波流量檢測(cè)過程中噪聲對(duì)檢測(cè)精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波
-
基于軟件測(cè)試技術(shù)的FPGA測(cè)試研究
基于對(duì)FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測(cè)試技術(shù)在FPGA測(cè)試中的應(yīng)用, 并分析了其可行性; 通過對(duì)比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測(cè)試要求，從而在軟件測(cè)試技術(shù)的基礎(chǔ)上針對(duì)FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實(shí)用的FPGA測(cè)試方法。
-
基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)
摘要：在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)
-
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)
1 中性點(diǎn)偏移技術(shù)原理分析 目前國(guó)內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3
-
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)
1 中性點(diǎn)偏移技術(shù)原理分析 目前國(guó)內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3
-
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)
-
Virtex-7 ：賽靈思28nm系列產(chǎn)品的又一里程碑
今年3月，賽靈思公司（Xilinx, Inc.）推出了首批 Kintex-7 器件，這標(biāo)志著 28nm FPGA 的問世。在短短3個(gè)月后，賽靈思又推出了 Virtex-7 系列的首款產(chǎn)品。日前，賽靈思在北京召開新聞發(fā)布會(huì)，隆重介紹Virtex-7 系列產(chǎn)
-
基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化
本文提出了利用分時(shí)復(fù)用以及正弦波的對(duì)稱性，對(duì)三相正弦表進(jìn)一步優(yōu)化，以進(jìn)一步減少正弦表所占用的邏輯門，提高FPGA的利用率。
