FPGA
-
萊迪思將展示新一代基于FPGA的USB3攝像機(jī)設(shè)計(jì)
10月29日，萊迪思半導(dǎo)體公司—超低功耗、小尺寸客制化解決方案市場(chǎng)的領(lǐng)導(dǎo)者，日前宣布萊迪思將和Sensor to Image公司于11月4日至6日在德國(guó)斯圖加特(Stuttgart, Germany)舉行的VISION 2014大會(huì)上展示新一代基于
-
基于FPGA的Viterbi譯碼器設(shè)計(jì)及實(shí)現(xiàn)
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更
-
基于FPGA的LCD顯示遠(yuǎn)程更新
1 項(xiàng)目背景 1.1 研究背景 LCD顯示屏的應(yīng)用越來(lái)越廣，數(shù)量越來(lái)越多。LCD顯示屏應(yīng)用廣泛，無(wú)處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見(jiàn)是用于各種公共場(chǎng)
-
FPGA與DSP相互依存 ADI專注信號(hào)處理技術(shù)突破
在目前模擬IC工藝技術(shù)進(jìn)步和市場(chǎng)需求攀升的推動(dòng)下，代表著現(xiàn)代信號(hào)處理技術(shù)發(fā)展新起點(diǎn)的FPGA也逐漸從外圍邏輯應(yīng)用進(jìn)入到整體信號(hào)處理系統(tǒng)的核心，而且看似還將威脅到傳統(tǒng)DSP應(yīng)用領(lǐng)域?？紤]到FPGA在多個(gè)應(yīng)用領(lǐng)域曾一
-
基于FPGA的AFDX終端系統(tǒng)模塊設(shè)計(jì)
本文在研究航空全雙工交換式以太網(wǎng)實(shí)時(shí)傳輸協(xié)議的基礎(chǔ)上，研究了帶有CPCI接口的AFDX終端板卡通訊模塊的設(shè)計(jì)，充分利用PCI總線傳輸速度快和CPCI接口支持熱插拔的特點(diǎn)，使得設(shè)計(jì)能滿足雙冗余AFDX的高速數(shù)據(jù)傳輸，使用方便和設(shè)備體積相對(duì)較小，便于攜帶，該板卡已經(jīng)實(shí)現(xiàn)AFDX通信協(xié)議并批量生產(chǎn)銷售。
-
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
項(xiàng)目研究的目的和主要研究?jī)?nèi)容 研究目的 為了遠(yuǎn)程對(duì)現(xiàn)場(chǎng)進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡(jiǎn)化現(xiàn)場(chǎng)監(jiān)控設(shè)備，有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開發(fā)一款遠(yuǎn)程控制
-
基于FPGA的脫機(jī)手寫體漢字識(shí)別系統(tǒng)
1設(shè)計(jì)摘要 1.1項(xiàng)目背景 漢字作為非字母化、非拼音化的文字，在當(dāng)今高度信息化的社會(huì)里，如何快速高效地將漢字輸入計(jì)算機(jī)，已成為影響人機(jī)交流信息效率的一個(gè)重要
-
基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計(jì)
多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲(chǔ)和處理。由于串口通信技術(shù)的廣泛應(yīng)用，使得多串口采集卡一直是研究的熱點(diǎn)，從早期的基于PCI總線的多串口數(shù)據(jù)采集卡到
-
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對(duì)于實(shí)時(shí)性等性能的要求日益提高。常見(jiàn)的系統(tǒng)架構(gòu)主要分為三種： (1)基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點(diǎn)是圖形AS
-
基于FPGA的M2M異構(gòu)虛擬化系統(tǒng)(三)
因?yàn)?086混合8位和16位寄存器，所以經(jīng)常需要將8位寄存器移出至臨時(shí)寄存器，運(yùn)算完以后再?gòu)呐R時(shí)寄存器移入8086寄存器。這些操作比較頻繁，可以將其封裝成函數(shù)。 指令的操
-
基于FPGA的M2M異構(gòu)虛擬化系統(tǒng)(二)
exe_mem_reg 本模塊完成EXE和MEM兩個(gè)階段之間的信號(hào)流水。本模塊的時(shí)序圖如下。 圖 22 exe_mem_reg時(shí)序圖 mem_stage 本模塊完成對(duì)數(shù)據(jù)Cache的讀寫。模塊的
-
基于FPGA的M2M異構(gòu)虛擬化系統(tǒng)(一)
摘要 在多核體系構(gòu)架與并行計(jì)算時(shí)代，尤其是云計(jì)算的出現(xiàn)，虛擬化技術(shù)正迅速發(fā)展成為計(jì)算系統(tǒng)中的一項(xiàng)核心技術(shù)。虛擬化技術(shù)提供了系統(tǒng)層次之間的抽象化，并將資源以
-
FPGA并行計(jì)算抽象接口的設(shè)計(jì)與實(shí)現(xiàn)
1 設(shè)計(jì)摘要 FPGA芯片具有可編程、可重配置、可并行計(jì)算的特點(diǎn)。隨著摩爾定律的發(fā)展，計(jì)算科學(xué)已經(jīng)步入并行化的時(shí)代，具有并行處理能力的CPU/GPU隨即面世。而FPGA芯片
-
基于FPGA的AMLCD控制器的設(shè)計(jì)
飛機(jī)座艙圖形顯示系統(tǒng)已發(fā)展到第六代，即采用有源矩陣彩色液晶顯示器AMLCD(ActiveMatrixLiquidCrystalDisplay)。當(dāng)前高分辨率的軍用AMLCD顯示模塊還只能依靠進(jìn)口，且控制電路板須安裝在該顯示模塊提供的機(jī)箱內(nèi)。這種
-
基于單片機(jī)及FPGA的程控濾波器設(shè)計(jì)與實(shí)現(xiàn)
濾波器是一種用來(lái)消除干擾雜訊的器件，可用于對(duì)特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率進(jìn)行有效濾除。它在電子領(lǐng)域中占有很重要的地位，在信號(hào)處理、抗干擾處理、電力系統(tǒng)、抗混疊處理中都得到了廣泛的應(yīng)用。而對(duì)于程控濾
-
ECP3 FPGA系列:AMC評(píng)估開發(fā)方案
Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18×18乘法
-
利用信號(hào)平均技術(shù)，消除噪聲干擾，提升重復(fù)信號(hào)采樣的精準(zhǔn)度
許多高速數(shù)據(jù)采集應(yīng)用，如激光雷達(dá)或光纖測(cè)試等，都需要從嘈雜的環(huán)境中采集小的重復(fù)信號(hào)，因此對(duì)于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來(lái)說(shuō)，最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。利用信號(hào)平均技術(shù)，可以讓您的測(cè)量測(cè)試系統(tǒng)
-
嵌入式閃存成就MAX 10 FPGA的系統(tǒng)價(jià)值
30年的低成本創(chuàng)新中國(guó)有句俗話叫“30年河?xùn)|，30年河西”，Altera在1984年發(fā)布了第一款非易失PLD EP300器件，30年間，可編程器件在性能上不斷發(fā)展甚至挑戰(zhàn)摩爾定律，工藝技術(shù)也有了長(zhǎng)足的進(jìn)步，電子設(shè)計(jì)領(lǐng)
-
解析FPGA低功耗設(shè)計(jì)
在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左
-
萊迪思iCE40 FPGA助力西鐵城推出光動(dòng)能衛(wèi)星對(duì)時(shí)腕表
得益于萊迪思半導(dǎo)體公司的iCE40 FPGA，西鐵城推出了Eco-Drive光動(dòng)能衛(wèi)星對(duì)時(shí)腕表F100，該款腕表實(shí)時(shí)接收和處理衛(wèi)星信號(hào)，覆蓋全球了40個(gè)時(shí)區(qū)，以便隨時(shí)隨地精準(zhǔn)掌握時(shí)間，設(shè)計(jì)更是前所未有地融合了科技與美感。&ldq
