FPGA/CPLD設(shè)計(jì)思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?！?/p>

基于CPLD的字符疊加器的設(shè)計(jì)

基于DSP的視頻采集系統(tǒng)仿真設(shè)計(jì)

數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計(jì)一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義。 　　

FPGA/CPLD設(shè)計(jì)小技巧之Verilog篇

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)

用于實(shí)時(shí)控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對(duì)模擬量進(jìn)行測(cè)量，通常的方法是以MCU為主產(chǎn)生采集控制時(shí)序控制模數(shù)轉(zhuǎn)換器，并通過(guò)中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時(shí)序?qū)⒄加幂^多的系統(tǒng)軟硬件資

基于CPLD的曼徹斯特編碼技術(shù)

多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)

詳細(xì)介紹了系統(tǒng)組成，采用復(fù)雜可編程邏輯器件(CPLD)和數(shù)字信號(hào)處理器(DSP)的體系結(jié)構(gòu)，對(duì)無(wú)損壓縮的相關(guān)算法進(jìn)行比較，最終采用算術(shù)編碼 (ARC)作為系統(tǒng)壓縮算法。本系統(tǒng)創(chuàng)新點(diǎn)在于采集模塊的多通道同步性以及對(duì)噪聲數(shù)據(jù)壓縮的針對(duì)性。最后通過(guò)大量實(shí)驗(yàn)，證實(shí)本方案切實(shí)可行，各項(xiàng)指標(biāo)滿足系統(tǒng)要求。

基于CPLD的智能撥號(hào)報(bào)警系統(tǒng)

基于CPLD的電子秤邏輯接口設(shè)計(jì)

可編程邏輯技術(shù)在數(shù)字信號(hào)處理系統(tǒng)中的應(yīng)用

隨著半導(dǎo)體技術(shù)的發(fā)展，可編程邏輯器件在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性等方面有了很大的改進(jìn)和提高，從而為高效率、高質(zhì)量、靈活地設(shè)計(jì)數(shù)字系統(tǒng)提供了可靠性。

基于DSP的運(yùn)動(dòng)控制器的研究與開(kāi)發(fā)

本運(yùn)動(dòng)控制器的硬件結(jié)構(gòu)主要分為如下幾個(gè)模塊：DSP+CPLD 主控模塊，包括 DSP 核心 模塊和 CPLD 驅(qū)動(dòng)與擴(kuò)展模塊；通信接口模塊，包括 PCI 總線、USB 總線和串口；I/O 輸入輸 出接口模塊以及外圍存儲(chǔ)器模塊，包括 SRAM 和 FLASH。

基于DSP和CPLD的小型無(wú)人機(jī)飛控計(jì)算機(jī)設(shè)計(jì)

基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)方案

隨著現(xiàn)代電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號(hào)處理的內(nèi)容日益復(fù)雜，而ADC是實(shí)現(xiàn)從模擬到數(shù)字轉(zhuǎn)換的一個(gè)必然過(guò)程。針對(duì)這種情況，利用數(shù)字信號(hào)處理器和可編程邏輯器件提出了多路ADC系統(tǒng)的設(shè)計(jì)方法。

基于DSP的振鏡掃描式激光標(biāo)記技術(shù)設(shè)計(jì)與分析

0 引言 振鏡掃描式激光標(biāo)記技術(shù)就是通過(guò)控制兩片高速振鏡的偏轉(zhuǎn)角, 改變激光的傳播方向, 經(jīng)過(guò)F-Theata透鏡在工件表面的聚焦, 在工件表面作標(biāo)記。與傳統(tǒng)的標(biāo)記技術(shù)相比, 它具有適用面廣(對(duì)不

利用 CPLD 降低處理器功耗

基于DSP+CPLD的伺服控制卡的設(shè)計(jì)

本文針對(duì)位置伺服控制系統(tǒng)的特點(diǎn)，設(shè)計(jì)了一種基于神經(jīng)網(wǎng)絡(luò)控制算法的伺服運(yùn)動(dòng)控制卡，將單神經(jīng)元PID與CMAC并行控制的伺服控制算法應(yīng)用在位置伺服系統(tǒng)的位置環(huán)控制。仿真結(jié)果證明了該控制算法較常規(guī)PID控制有更好的動(dòng)態(tài)特性、控制精度、抗干擾能力，而且具有自適應(yīng)功能。

CPLD與FPGA的用途及其區(qū)別

基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)

基于CPLD+LVPECL可調(diào)窄脈沖發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

實(shí)用低功耗CPLD設(shè)計(jì)