VGA圖像控制器的CPLD/FPGA設(shè)計(jì)與實(shí)現(xiàn)

基于DSP和CPLD的PCI高速測(cè)控系統(tǒng)結(jié)構(gòu)的研究

一種寬輸入范圍高精度頻率計(jì)的設(shè)計(jì)

0 引 言 頻率測(cè)量的方法通常是利用沿觸發(fā)，對(duì)方波信號(hào)進(jìn)行脈沖計(jì)量，因此它的精度比一般其他物理量的精度要高很多。除了測(cè)量頻率時(shí)需要用到頻率測(cè)量模塊，許多測(cè)量型(如

基于CPLD的FPGA快速配置電路的設(shè)計(jì)

Altera公司利用零功耗CPLD降低便攜式應(yīng)用的功耗

基于CPLD技術(shù)的A/D轉(zhuǎn)換組合研究

基于DSP+CPLD的智能IED設(shè)計(jì)

基于CPLD的DSP與聲卡接口技術(shù)

利用CPLD來替代微控制器的6種方法

基于CPLD的16位高精度數(shù)字電壓表設(shè)計(jì)

CPLD在TMS320F2812系統(tǒng)中的應(yīng)用

ATMEL單片機(jī)、CPLD下載線硬件簡(jiǎn)介

介紹本應(yīng)用文檔描述了 Atmel? ATMEL單片機(jī)、CPLD下載線接口；使用 AT89SISP 編程器給 AT89SX微控制器在線編程的接口。AT89ISP 軟件Atmel 的在線編程軟件已經(jīng)在我們的網(wǎng)站上提供了下載，具體的操作方法請(qǐng)

基于CPLD的片內(nèi)振蕩器設(shè)計(jì)

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[圖]

如何設(shè)計(jì)一個(gè)穩(wěn)定可靠的狀態(tài)機(jī)？

　　隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語(yǔ)言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計(jì),已經(jīng)無(wú)處不在.在FPGA/CPLD設(shè)計(jì)中,狀

基于DSP和CPLD的載波移相多電平PWM實(shí)現(xiàn)的研究

利用P89C669的23b的線性地址并采用CPLD外部擴(kuò)展

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

基于CPLD的多DSP及FPGA遠(yuǎn)程加載的設(shè)計(jì)原理分析

隨著硬件技術(shù)的大力發(fā)展和加工丁藝技術(shù)的不斷提升，芯片技術(shù)日益成熟，軟件無(wú)線電技術(shù)得到廣泛應(yīng)用和迅猛發(fā)展。無(wú)線電系統(tǒng)在整體體系結(jié)構(gòu)上發(fā)生了重大變化，正沿著綜合化、模塊化、通用化和智能化的方向快速推進(jìn)。無(wú)

基于CPLD+DSP的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)

數(shù)字圖像穩(wěn)定是圖像序列處理中得一項(xiàng)重要的前處理步驟。早期的方法是對(duì)攝像機(jī)本身的機(jī)械和光路進(jìn)行穩(wěn)定，隨著數(shù)字技術(shù)的發(fā)展，可以對(duì)采集到的圖像進(jìn)行處理，使圖像在顯示器上能夠穩(wěn)定地顯示，同時(shí)也為了更好地為后續(xù)處理提供穩(wěn)定的圖像序列，如圖像拼接、圖像增強(qiáng)、信息融合、目標(biāo)追蹤、目標(biāo)識(shí)別等各種圖像處理技術(shù)的綜合運(yùn)用。