CPLD
-
基于CPLD的超聲相控陣高精度相控發(fā)射系
摘 要:超聲相控陣發(fā)射波束形成中的關(guān)鍵環(huán)節(jié)是對各陣元的發(fā)射相位延時進行精確控制，以得到靈活可控、指向性良好、焦點尺寸細小的聚焦聲束，從而獲得被檢物體的清晰成像。本文研制了基于復雜可編邏輯程器件（CPLD）和
-
一種基于CPLD的數(shù)字式大功率激光驅(qū)動電源設(shè)計
激光加工主要是利用CO:激光束聚焦在材料表 面使材料熔化，同時用與激光束同軸的壓縮氣體吹 走被熔化的材料，來完成所需軌跡圖形的切割或者相應(yīng)工藝品表面的雕刻。激光加工屬
-
CPLD開發(fā)板和FPGA開發(fā)板的區(qū)別
市面上尤其是學校里面可以看到Xilinx公司或者Altera公司各種不同的開發(fā)板，其實只有兩個大類，CPLD開發(fā)板和FPGA開發(fā)板。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特
-
基于DSP和CPLD的金屬磁記憶檢測儀的設(shè)計方案
引言 金屬磁記憶檢測技術(shù)自提出后一直具有良好的應(yīng)用前景，但其理論研究的不足是制約該技術(shù)應(yīng)用和發(fā)展的最大瓶頸。現(xiàn)有的理論研究認為，鐵磁材料結(jié)構(gòu)表層的隱性缺陷會產(chǎn)生法向磁場分量過零值點
-
EDA的CPLD/FPGA+MCU系統(tǒng)聯(lián)合調(diào)試設(shè)備的聯(lián)接
CPLD/FPGA＋MCU綜合應(yīng)用系統(tǒng)聯(lián)合調(diào)試設(shè)備的聯(lián)接示意圖如圖所示。 如圖 聯(lián)接示意圖來源:ks990次
-
采用CPLD實現(xiàn)數(shù)字濾波及抗干擾設(shè)計
1濾波和抗干擾概述單片機應(yīng)用系統(tǒng)的輸入信號常含有種種噪聲和干擾，它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度，必須消除信號中的噪聲和干擾。噪聲有兩大類：一類為周期性的；
-
CPLD/FPGA器件的開發(fā)過程
實現(xiàn)PLD器件功能最關(guān)鍵的技術(shù)是計算機輔助設(shè)計（CAD）。CAD技術(shù)和設(shè)計軟件及開發(fā)環(huán)境對于 CPLD/FPGA的設(shè)計至關(guān)重要，尤其是FPGA器件更依賴于開發(fā)軟件，CPLD/FPGA器件廠商都推出了自己的集成 開發(fā)環(huán)境（IDE），Xilinx
-
CPLD/FPGA器件的配置方法
CPLD和FPGA都支持邊界掃描（JTAG）模式，JTAG端口用于邊界掃描測試、器件配置、應(yīng)用診斷等，符合IEEE 1532/IEEE 1149，1規(guī)范。每個CPLD/FPGA器件都有專用的JTAG端口，JTAG端口有4個引腳，具體描述見表1。 通過JTAG下
-
基于CPLD的VGA視頻顯示系統(tǒng)的設(shè)計應(yīng)用
引言 顯示系統(tǒng)在工業(yè)、農(nóng)業(yè)及日常生活中扮演著越來越重要的角色，因此，對其進行設(shè)計與研究具有十分重要的意義。 CPLD(Complex Programmable Logic Device；復雜可編程邏輯器件)具有編程靈活、集成度高、設(shè)計開發(fā)周期
-
CPLD在雙軸位置檢測系統(tǒng)中的應(yīng)用
1 引言 數(shù)控機床的加T精度主要南位置檢測系統(tǒng)的精度決定，位置檢測系統(tǒng)一般包括傳感器(旋轉(zhuǎn)變壓器，光電編碼器，光柵)、四倍頻鑒相電路、計數(shù)電路等，系統(tǒng)通過這些檢測電機的位移和速度，發(fā)出反饋信號，從而構(gòu)成閉環(huán)
-
基于CPLD的DDS正交信號源的設(shè)計
1 引言 由于傳統(tǒng)的多波形函數(shù)信號發(fā)生器需采用大量分離元件才能實現(xiàn)，且設(shè)計復雜，這里提出一種基于CPLD的多波形函數(shù)信號發(fā)生器。它采用CPLD作為函數(shù)信號發(fā)生器的處理器，以單片機和CPLD為核心，輔以必要的模擬和數(shù)字
-
基于CPLD的CCD信號發(fā)生器的研究
1 引言 CCD (Charge Coupled Devices)電荷藕合器件是20世紀70年代初發(fā)展起來的新型半導體 器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀 等優(yōu)點以及在分辨率、動態(tài)范圍、靈敏度
-
基于CPLD的激光驅(qū)動電源的設(shè)計
1 引言 激光加工主要是利用CO:激光束聚焦在材料表 面使材料熔化，同時用與激光束同軸的壓縮氣體吹 走被熔化的材料，來完成所需軌跡圖形的切割或者 相應(yīng)工藝品表面的雕刻。激光加工屬于非接觸加工， 具有加工方法多、
-
CPLD設(shè)計的數(shù)碼管驅(qū)動顯示電路
CPLD設(shè)計的數(shù)碼管驅(qū)動顯示電路 1.1 顯示原理： 八段數(shù)碼顯示管如圖1.1 所示，八段數(shù)碼管每一段為一發(fā)光二極管，共有a～g 以及小數(shù)點dp 八個發(fā)光二極管。將八段數(shù)碼管中的每個二極管的陰極并聯(lián)在一起，組成公共陰極端
-
一種基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計
聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發(fā)射信號，進而通過對
-
基于CPLD的交通控制系統(tǒng)設(shè)計
摘 要:本文介紹了交通路口感應(yīng)控制的原理、設(shè)計思路,利用可編程邏輯器件CPLD,實現(xiàn)基于VHDL 語言編寫的交通燈控制系統(tǒng)。該系統(tǒng)通過外部輸入信號可方便地設(shè)定交通燈的延遲時間,使交通燈控制數(shù)字電路設(shè)計得到了優(yōu)化,提
-
基于CPLD的RS
摘要：為了實現(xiàn)PC機與CPLD的通信，進行了相應(yīng)的研究。分析了RS-232C通信協(xié)議，自定義了數(shù)據(jù)包傳輸格式。根據(jù)UART模塊工作狀態(tài)多的特點，應(yīng)用了有限狀態(tài)機理論進行編程實現(xiàn)。為降低誤碼率，應(yīng)用16倍頻技術(shù)，實現(xiàn)了波特
-
基于CPLD/FPGA的三相SPWM波形發(fā)生器的設(shè)計與實現(xiàn)
在工農(nóng)業(yè)生產(chǎn)中廣泛使用三相交流異步電動機，其調(diào)速比直流電機相對復雜。三相交流異步電動機的調(diào)速技術(shù)主要采用交-直-交變頻調(diào)速技術(shù)。有V/F 控制變頻調(diào)速和更高性能的矢量控制調(diào)速。交-直-交V/F 控制變頻調(diào)速技術(shù)的
-
基于CPLD實現(xiàn)QPSK調(diào)制電路的設(shè)計
QPSK是數(shù)字通信系統(tǒng)中一種常用的多進制調(diào)制方式。其調(diào)制的基本原理：對輸入的二進制序列按每兩位碼元分為一組，用載波的四種相位表征它們。實際上QPSK信號是兩路正交雙邊帶信號?，F(xiàn)在人們對通信的要求越來越高，高速
-
基于CPLD的單片機PCI接口設(shè)計原理
1PCI接口設(shè)計原理 1.1 PCI總線協(xié)議簡介 這里只討論PCI總線2.0協(xié)議，其它協(xié)議僅僅是在2.0的基礎(chǔ)上作了一些擴展，僅就單片機與PCI設(shè)備間的通信來說，意義不大。PCI總線是高性能局部總線，工作頻率0～
1009877836
sduking
1125362117
地瓜patch
mkmk30
EddiePeng
wodewedan
thinkfun
田舍郎
xhdzwzj
hokwah111
p_y_h
BearRed
dudu0905@163
xjycug
liw323
hyseyic
982235648
深藍1988
yuxiyub
