摘 要： 采用CPLD和具有速度極快的LVPECL門電路來(lái)實(shí)現(xiàn)脈寬可調(diào)的窄脈沖信號(hào)。利用CPLD提供的10 MHz激勵(lì)信號(hào)和對(duì)延時(shí)芯片進(jìn)行寫延時(shí)控制字來(lái)產(chǎn)生所需脈寬。測(cè)試結(jié)果表明，該可調(diào)窄脈沖發(fā)生器能產(chǎn)生500 ps~20 ns范圍內(nèi)的脈寬可調(diào)、幅度約為400 mV的脈沖信號(hào)。
關(guān)鍵詞： 超寬帶；窄脈沖發(fā)生器；LVPECL門電路；脈寬可調(diào)

　超寬帶無(wú)線通信技術(shù)是目前無(wú)線通信領(lǐng)域先進(jìn)的通信技術(shù)之一，它利用極寬頻帶的超窄脈沖進(jìn)行無(wú)線通信，在無(wú)載波脈沖體制雷達(dá)中被廣泛應(yīng)用，多年來(lái)一直被限定為軍用技術(shù)。近年來(lái)，隨著電子技術(shù)的飛速發(fā)展，在無(wú)線通信用戶急增，頻譜資源越來(lái)越稀缺，通信容量越來(lái)越大以及傳輸速率越來(lái)越來(lái)高的形勢(shì)下，人們對(duì)超寬帶技術(shù)的認(rèn)識(shí)也更加清楚，它逐步轉(zhuǎn)入民用階段，用于實(shí)現(xiàn)高性能、低成本的無(wú)線通信系統(tǒng)。在20世紀(jì)60年代，時(shí)域電磁學(xué)研究工作廣泛開展，人們?cè)趯?duì)微波網(wǎng)絡(luò)由時(shí)域脈沖響應(yīng)所反映的瞬時(shí)特性的研究過(guò)程中逐漸發(fā)現(xiàn)了超寬帶技術(shù)。1962年，惠普公司開發(fā)出取樣示波器，納秒級(jí)脈沖的產(chǎn)生方法才得以發(fā)展，當(dāng)時(shí)普遍采用雪崩晶體管或隧道二極管產(chǎn)生脈寬為納秒級(jí)的脈沖信號(hào)，提供可供分析用的沖激激勵(lì)信號(hào)，這使得人們能夠正確地觀察和測(cè)量微波網(wǎng)絡(luò)的沖激響應(yīng)。能產(chǎn)生幾百毫伏窄脈沖的高速器件有隧道二極管和ECL集成電路，能產(chǎn)生幾十伏到幾百伏的高速器件有雪崩晶體三極管、階越恢復(fù)二極管和俘越二極管。但是這些方法設(shè)計(jì)的窄脈沖發(fā)生器脈寬固定，不能調(diào)節(jié)脈寬，給應(yīng)用帶來(lái)不便。為滿足不同應(yīng)用場(chǎng)合對(duì)脈寬的需要，本文設(shè)計(jì)了基于CPLD和LCPECL的可調(diào)窄脈沖發(fā)生器，給實(shí)際應(yīng)用帶來(lái)了靈活性而且節(jié)約了成本。
1 窄脈沖的技術(shù)要求及產(chǎn)生方案
　由于超寬帶技術(shù)廣泛應(yīng)用于雷達(dá)系統(tǒng)，因此其應(yīng)用環(huán)境就決定了窄脈沖的技術(shù)要求。脈沖源性能指標(biāo)的衡量主要是幅度和脈寬這兩個(gè)指標(biāo)，一般要求幅度要大，這樣探測(cè)距離才遠(yuǎn)；脈寬要窄，這樣分辨率才高。因此，窄脈沖產(chǎn)生電路的性能與所使用器件的速度有很大關(guān)系。
　目前，產(chǎn)生超寬帶窄脈沖的方法主要有模擬和數(shù)字兩種方法。模擬的方法主要是采用高速的階躍二極管、隧道二極管、雪崩三級(jí)管或者微帶線合成的方法產(chǎn)生納秒級(jí)、皮秒級(jí)的窄脈沖。但由于受管子雜散的影響而導(dǎo)致脈沖不夠理想，加上微帶電路不好調(diào)試的原因，數(shù)字方法應(yīng)運(yùn)而生。在數(shù)字集成電路中，ECL門電路是速度最快的一種，其優(yōu)點(diǎn)是開關(guān)速度高、負(fù)載能力強(qiáng)、內(nèi)部噪聲低，缺點(diǎn)是噪聲容限小、功耗大、需負(fù)電源以及輸出電平受溫度影響大。由ECL發(fā)展而來(lái)的LVPECL門電路克服了ECL的缺點(diǎn)，采用低電壓正電源、差分輸入輸出傳輸?shù)奶攸c(diǎn)，使其在產(chǎn)生窄脈沖電路方面具有很大優(yōu)勢(shì)。同時(shí)考慮到適應(yīng)不同應(yīng)用場(chǎng)合對(duì)脈沖發(fā)生器脈寬的要求，脈寬可調(diào)是本設(shè)計(jì)的一大亮點(diǎn)。因此，本文采用CPLD和LCPECL門電路器件來(lái)設(shè)計(jì)可調(diào)窄脈沖發(fā)生器。
　本方案包括LVPECL窄脈沖產(chǎn)生電路和CPLD控制電路兩部分，利用CPLD提供10 MHz的激勵(lì)信號(hào)和對(duì)延時(shí)芯片進(jìn)行寫延時(shí)控制字來(lái)產(chǎn)生所需脈寬的窄脈沖信號(hào)。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

2.2 LVPECL窄脈沖硬件電路設(shè)計(jì)
　經(jīng)分析比較，LVPECL窄脈沖硬件電路選擇的器件如下：時(shí)鐘分配器起到電平轉(zhuǎn)換和時(shí)鐘分配的作用，采用Maxim公司的MAX9323；可編程延時(shí)器件采用ON Semiconductor公司的MC100EP195；高速比較器選擇ADI公司的ADCMP567；與門選擇ON Semiconductor公司的MC100EP05作為亞納秒脈沖產(chǎn)生器。LVPECL窄脈沖硬件電路通過(guò)兩路實(shí)現(xiàn)：一路采用兩片MC100EP195級(jí)聯(lián)產(chǎn)生固定延時(shí)；另一路采用兩片MC100EP195級(jí)聯(lián)產(chǎn)生20 ns范圍內(nèi)的可編程延時(shí)，即可產(chǎn)生20 ns內(nèi)脈寬可調(diào)的窄脈沖信號(hào)。
?。?）時(shí)鐘分配及電平轉(zhuǎn)換電路
　時(shí)鐘分配及電平轉(zhuǎn)換電路如圖4所示。由于CPLD控制電路產(chǎn)生的10 MHz方波時(shí)鐘信號(hào)是LVCMOS電平，本脈沖電路采用LVPECL電平，因此需先將LVCMOS電平轉(zhuǎn)換為L(zhǎng)VPECL電平，又由于本電路有兩路信號(hào)，因此需進(jìn)行時(shí)鐘分配得到兩路時(shí)鐘。Maxim公司的MAX9323的主要功能和特性為低偏移、低抖動(dòng)，2個(gè)LVCMOS輸入時(shí)鐘信號(hào)中的1個(gè)被分配到4個(gè)差分LVPECL輸出。1個(gè)單邏輯控制信號(hào)CLK_SEL選擇2個(gè)輸入中的1個(gè)。器件工作在3.0 V~3.6 V范圍內(nèi)，如果采用3.3 V供電，則最多僅消耗25 mA的供電電流。此電路中，CLK_SEL被設(shè)置為接地，選擇CLK0時(shí)鐘信號(hào)輸入，CLK_EN被設(shè)置高電平使能4路差分LVPECL 輸出，本電路中只用到2路。根據(jù)LVPECL電平驅(qū)動(dòng)要求，其輸出端應(yīng)通過(guò)50 Ω上拉電阻拉到VCC-2 V，即拉到1.3 V。此外，為確保電源穩(wěn)定，采用多個(gè)電容旁路對(duì)電源去耦。