EPM7128在TMS320LF2407A系統(tǒng)中電平轉(zhuǎn)換的應(yīng)用

TMS320LF2407A采用了高性能靜態(tài)CMOS技術(shù)，使得供電電壓降為3.3V，減小了控制器的功耗。但是系統(tǒng)中依然存在很多5V供電的芯片，因此這個系統(tǒng)中就不可避免地存在不同供電電壓的模塊。

EPM7128在TMS320LF2407A系統(tǒng)中電平轉(zhuǎn)換的應(yīng)用

TMS320LF2407A采用了高性能靜態(tài)CMOS技術(shù)，使得供電電壓降為3.3V，減小了控制器的功耗。但是系統(tǒng)中依然存在很多5V供電的芯片，因此這個系統(tǒng)中就不可避免地存在不同供電電壓的模塊。

EPM7128在TMS320LF2407A系統(tǒng)中電平轉(zhuǎn)換的應(yīng)用

TMS320LF2407A采用了高性能靜態(tài)CMOS技術(shù)，使得供電電壓降為3.3V，減小了控制器的功耗。但是系統(tǒng)中依然存在很多5V供電的芯片，因此這個系統(tǒng)中就不可避免地存在不同供電電壓的模塊。

基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計

介紹了ADI公司新一代DDS芯片AD9952和XILINX公司新一代CPLD產(chǎn)品XC2C128的主要性能，提出了用XC2C128作控制電路，由AD9952構(gòu)成寬帶、低相噪、低功耗數(shù)字合成頻率源的設(shè)計方案，同時對如何提高DDS頻譜純度進(jìn)行了探討，給出了超寬帶應(yīng)用電路解決方案。

與21ic網(wǎng)友的關(guān)于大學(xué)學(xué)什么的問答（供初學(xué)者參考）

老樹： 在大學(xué)生的這個階段，對絕大多數(shù)人來說，談不上研究。 自動化這個行當(dāng)，做研發(fā)的機(jī)會不大。應(yīng)用的多。 電子技術(shù)我覺得好點(diǎn)，適應(yīng)面廣點(diǎn)，但是我的看法不一定對，只能參考。

基于CPLD的異步串行收發(fā)器設(shè)計

介紹了基于ＣＰＬＤ的異步串行收發(fā)器的設(shè)計方案，著重敘述了用混合輸入（包括原理圖和ＶＨＤＬ）實現(xiàn)該設(shè)計的思想，闡述了在系統(tǒng)可編程（ＩＳＰ）開發(fā)軟件的應(yīng)用方法與設(shè)計流程，并給出了ＶＨＤＬ源文件和仿真波形。

Altera全面供應(yīng)整系列MAX II CPLD產(chǎn)品

我在大學(xué)做過的事

我一直在準(zhǔn)備這方面的知識和東西，電機(jī)控制、傳感器、電池、無線通訊?，F(xiàn)在想做的不是那種就能走的機(jī)器人，我是作一種更像人的機(jī)器人，能思維，能跟我交流，能看（能說倒沒有想實現(xiàn)），現(xiàn)在正看《自然語言的理解》和《人工智能導(dǎo)論》，還對圖像處理很留心。

我在大學(xué)做過的事

我在大學(xué)做過的事

MPC850中復(fù)位邏輯和CPM協(xié)議切換的CPLD實現(xiàn)

介紹了用CPLD輔助設(shè)計在嵌入系統(tǒng)中進(jìn)行曲MPU復(fù)雜邏輯功能設(shè)計的總體方案，給出了通過對XC95144中復(fù)用控制寄存器進(jìn)行配置以實現(xiàn)MPU復(fù)位邏輯和CPM協(xié)議切換的實現(xiàn)方案和設(shè)計要點(diǎn)。

簡易通用型PCI接口的VHDL-CPLD設(shè)計

從PCI時序分析入手，重點(diǎn)闡述了PCI通用的狀態(tài)機(jī)設(shè)計，說明了用VHDL語言來實現(xiàn)本PIC通信狀態(tài)機(jī)的軟件設(shè)計以及進(jìn)行MaxPlusII驗證的程序和方法。用該方法所設(shè)計的接口既可支持PCI常規(guī)傳輸，又可支持PCI猝發(fā)傳輸。

Altera攜MAX II將繼續(xù)做穩(wěn)CPLD頭把交椅

Xilinx公司CPLD業(yè)務(wù)營收持續(xù)強(qiáng)勁增長

低壓CPLD EPM7512A的混合電壓系統(tǒng)設(shè)計

較詳細(xì)地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例，給出在混合電壓系統(tǒng)中的具體設(shè)計方案。

用CPLD實現(xiàn)DSP與PLX9054之間的連接

介紹了利用CPLD實現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計方法，并給出了相應(yīng)的系統(tǒng)設(shè)計原理圖，同時對該系統(tǒng)的性能進(jìn)行了分析。

基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計

介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計方法及其VHDL源程序。