以2個(gè)TMS320C62xx為棱l心處理器,實(shí)現(xiàn)大面積雷場(chǎng)圖像的實(shí)時(shí)壓縮和傳輸。
研制的超聲相控陣實(shí)驗(yàn)系統(tǒng)采用數(shù)字方式控制各陣元的超聲發(fā)射延時(shí),能夠得到很高的精度和穩(wěn)定性。闡明該系統(tǒng)各陣元間的發(fā)射同步這一重要環(huán)節(jié)的實(shí)現(xiàn)方法。
本文闡述了卷積碼編解碼器的基本工作原理,在MAX+PLUS2軟件平臺(tái)上,給出了利用復(fù)雜可編程邏輯器件設(shè)計(jì)的(2,1,6)卷積碼編解碼器電路,并進(jìn)行了編譯和波形仿真。
在本文中,我們將通過對(duì)CPLD的發(fā)展、結(jié)構(gòu)、應(yīng)用和設(shè)計(jì)等方面的認(rèn)知,了解CPLD的基本原理,并設(shè)計(jì)出CPLD脫機(jī)編程寫入器的電路圖。
在本文中,我們將通過對(duì)CPLD的發(fā)展、結(jié)構(gòu)、應(yīng)用和設(shè)計(jì)等方面的認(rèn)知,了解CPLD的基本原理,并設(shè)計(jì)出CPLD脫機(jī)編程寫入器的電路圖。
本文比較了兩種常用位同步提取電路的優(yōu)缺點(diǎn),在此基礎(chǔ)上提出了一種基于CPLD/FPGA、用于數(shù)字通信系統(tǒng)的新型快速位同步方案。此方案借助Altera的設(shè)計(jì)工具設(shè)計(jì)了位同步提取電路,并利用FPGA予以實(shí)現(xiàn),同時(shí)給出了該電路的仿真試驗(yàn)波形圖。
Altera公司今天宣布新的零功耗MAX® IIZ CPLD進(jìn)一步擴(kuò)展了其低功耗可編程邏輯解決方案產(chǎn)品組合,該器件是專門針對(duì)解決便攜式應(yīng)用市場(chǎng)的功耗、封裝和價(jià)格限制而設(shè)計(jì)開發(fā)的。
本文針對(duì)整車對(duì)電池管理系統(tǒng)提出雙CAN通信的要求,設(shè)計(jì)了由CPLD、TMS320LF2407與SJA1000構(gòu)成的雙CAN控制器。文中介紹了其硬件電路和軟件流程。
本文針對(duì)整車對(duì)電池管理系統(tǒng)提出雙CAN通信的要求,設(shè)計(jì)了由CPLD、TMS320LF2407與SJA1000構(gòu)成的雙CAN控制器。文中介紹了其硬件電路和軟件流程。
介紹一種用VHDL在CPLD芯片上設(shè)計(jì)微機(jī)保護(hù)系統(tǒng)控制接口的方法來提高抗干擾性能,試驗(yàn)結(jié)果表明:控制接口的抗干擾性能很高,完全實(shí)現(xiàn)微機(jī)保護(hù)系統(tǒng)的高可靠性控制。
本文介紹了基于新型高性能數(shù)字信號(hào)處理器(DSP)芯片TMS320F2812和復(fù)雜可編程邏輯器件(CPLD)MAX7128實(shí)現(xiàn)的斷路器智能控制單元設(shè)計(jì)。重點(diǎn)敘述了調(diào)理電路、F2812通信模塊、CPLD模塊的設(shè)計(jì)。
介紹一種用VHDL在CPLD芯片上設(shè)計(jì)微機(jī)保護(hù)系統(tǒng)控制接口的方法來提高抗干擾性能,試驗(yàn)結(jié)果表明:控制接口的抗干擾性能很高,完全實(shí)現(xiàn)微機(jī)保護(hù)系統(tǒng)的高可靠性控制。
本文介紹了基于新型高性能數(shù)字信號(hào)處理器(DSP)芯片TMS320F2812和復(fù)雜可編程邏輯器件(CPLD)MAX7128實(shí)現(xiàn)的斷路器智能控制單元設(shè)計(jì)。重點(diǎn)敘述了調(diào)理電路、F2812通信模塊、CPLD模塊的設(shè)計(jì)。